Cadence_16.6高速电路板设计与仿真.pdf - 第23页

● “ S i g X p l o r e r ” ： 网 络拓 扑 的仿 真 和提 取 。 ● “ S i p ” ：是 一 种在 基 板上 同 时粘 着 两块 以 上芯 片 的单 片 封装 。 ● “ S y s t e m D i g i t a l A r c h i t e c t ” ： S i p 数字 结构 图 。 ● “ S y s t e m A r c h i t e c t ” ： 系统 结 构图 。 1 . 4…

100%1 / 401
图 1－14　状态栏
通过命令窗口反馈各种信息，包括出错信息。因此，用户要时刻关注在命令窗口中出现
的信息。
8.工作区
工作区是进行电路原理图设计的工作平台。在该区域中，用户可以新绘制一张电路图，
将从原理图中导入的封装元件进行布局、布线、覆铜等操作。
1.3　Cadence功能模块
下面简单介绍 Cadence16.6的具体功能模块：
●
“DesignEntryCIS”：Cadence公司收购的 OrCAD公司的旧版本 Capture和 CaptureCIS，
是国际上通用的、标准的原理图输入工具，设计快捷方便，图形美观，与
Allegro软
件平台实现了无缝连接。
●
“DesignEntryHDL”：是旧版本的 ConceptHDL，提供了基于 DesignCapture环境的原
理图设计，允许使用表格、原理图和 VerilogHDL进行设计。
●
“DesignEntryHDLRuleChecker”：检查 DesignEntryHDL规则的工具。
●
“LibraryExplorer”：包括 “PartDeveloper” 和 “LibraryExplorer” 两个功能，进行数
字设计库的管理，可以调用建立 “PartDeveloper”、 “PartTableEditor”、 “DesignEn-
try”、“Packager－XL” 和 “Allegro” 的元件符号和模型。
●
“ModelIntegrity”：查看与验证模型的工具。
●
“OrCADCapture”：原理图设计工具。
●
“OrCADCaptureCIS”：原理图设计工具。
●
“PackageDesigner”：高密度 IC封装设计和分析。
●
“PCBEditor”：完整的 PCB设计工具。
●
“PCBRouter”：CCT布线器。
●
“PCBSI”：建立数字 PCB系统和集成电路封装设计的集成高速设计和分析环境，可
以解决电器性能相关问题，如信号完整性、串扰、电源完整性和 EMI。
●
“PhysicalViewer”：Allegro浏览器模块。
●
“ProjectManager”：DesignEntryHDL的项目管理器。
●
“PSpiceAD”：原理图仿真工具。
11
●
“SigXplorer”：网络拓扑的仿真和提取。
●
“Sip”：是一种在基板上同时粘着两块以上芯片的单片封装。
●
“SystemDigitalArchitect”：Sip数字结构图。
●
“SystemArchitect”：系统结构图。
1.4　Cadence软件新功能
Cadence16.6新版本软件的新增功能具体介绍如下：
●
Cadence16.6解决方案支持一种新的数据格式，如 DRC与 3D查看，并支持芯片放置
在腔体内进行查看。全新直观的键合线应用模式可通过专注于特定的焊线工艺提升产
能。CadenceAllegro套件可实现高效率的 WLCSP流程，可迅速地读写 GDSII数据。
另外，全新的高级封装布线器基于
Sigrity技术，可大大加快封装的底层互联实现。
●
Cadence16.6可实现具有更高可预测性和更有效率的设计，Allegro协同设计流程的改
良可增强合作，芯片与 PCB设计团队都能提高系统级的表现，从而降低总体系统
成本。
●
与 AltiumDesigner（Protel）提供的一个完整的设计工具包不同，CadenceAllegro工具
提供了极其灵活的配置，通过拆分成许多功能模块，不同需求的客户可以找到最适合
自己的方案，从而大幅节省了成本。相比 Cadence16.5，之前其中 Pspice工具只能支
持单核，而新的 Pspice工具可支持多核 （超过 4核），因而在仿真速度方面最高可以
提升 4倍。加强了与用户互动的功能，并可通过云存储将设计放到云端。此外，Ca-
dence16.6
在 TeamDesign、小型化、三维接口等方面都有很好的改良。
●
Allegro16.6能够将高速界面的时序闭合加快 30％～50％，这依赖于时序敏感型物理
实现与验证，其对应的业界首个电子 CAD （ECAD） 环境，可以进行支持 Microsoft
SharePoint技术的 PCB设计。
●
Allegro16.6有助于嵌入式双面及垂直部件的小型化改良，改进时序敏感型物理实现
与验证，加快时序闭合，并改进电子 CAD （ECAD）和机械化 CAD （MCAD） 协同设
计，这些对加快多功能电子产品的开发至关重要。
●
Allegro16.6产品套件继续利用嵌入式有源及无源元件最新的生产工艺，解决电路板
尺寸不断缩小的特定设计问题。元件可利用 Z轴垂直潜入到 PCB内层，大大减少 X
和 Y轴布线空间。
●
Allegro16.6可以通过自动交互延迟调整 （AiDT） 加快时序敏感型物理实现，缩短的
程度可达 30％～50％。AiDT可帮助用户逐个迅速调整关键高速信号的时间，或将其
应用于字节通道级，将 PCB上的线路调整时间从数日缩短到几个小时。
1.5　电路设计分类
电路设计就是指实现一个电子产品从设计构思、电学设计到物理结构设计的全过程。在
Cadence中，设计电路板最基本的过程有以下几个步骤：
21
1.电路原理图的设计
电路原理图的设计主要是利用 Cadence中的原理图设计系统来绘制一张电路原理图。在
这一步中，可以充分利用其所提供的各种原理图绘图工具、丰富的在线库、强大的全局编辑
能力以及便利的电气规则检查，来达到设计目的。
2.电路信号的仿真
电路信号仿真是原理图设计的扩展，为用户提供一个完整的从设计到验证的仿真设计环
境。它与
Cadence原理图设计服务器协同工作，以提供一个完整的前端设计方案。
3.产生网络表及其他报表
网络表是电路板自动布线的灵魂，也是原理图设计与印制电路板设计的主要接口。网络
表可以从电路原理图中获得，也可以从印制电路板中提取。其他报表则存放了原理图的各种
信息。
4.印制电路板的设计
印制电路板设计是电路设计的最终目标。利用 Cadence的强大功能可以实现电路板的版
面设计，完成高难度的布线以及输出报表等工作。
5.信号的完整性分析
Cadence包含一个高级信号完整性仿真器，能分析 PCB和检查设计参数，测试过冲、下
冲、阻抗和信号斜率，以便及时修改设计参数。
概括地说，整个电路板的设计过程先是编辑电路原理图，接着用电路信号仿真进行验证
调整，然后进行布板，再人工布线或根据网络表进行自动布线。前面谈到的这些内容都是设
计中最基本的步骤。除了这些，用户还可以用 Cadence的其他服务器，如创建、编辑元件库
和零件封装库等。
31