Cadence_16.6高速电路板设计与仿真.pdf - 第330页

1 1 . 7 P C B 设 计 规 则 对于 P C B 的 设计 , A l l e g r o 提 供 了完 善 的设 计 规 范 设 定 , 这 些 设 计 规 则 涉 及 到 P C B 设 计 过程 中 导线 的 放置 、 导线 的 布线 方 法、 元 器件 放 置、 布 线规 则 、元 器 件移 动 和信 号 完整 性 等 方面 。 A l l e g r o 系 统 将根 据 这些 规 则来 约 束 自 动 摆 放 和…

100%1 / 401
避让 Allegro
Manufactureshapeproblem中标一个圈。
选择 GerberRS274X、“BarcoDPFMDA NonGerber
显示 Minimumapertureforgapwidth,设
的最间距
2 Suppressshapeslessthan自动让时当覆区域于改时自删除
3 Createpinvoids Inline
则将些焊作为个整进行让,选择
Individually以分的方产生让。
4 Snapvoidstohatchgrid:产的避捕获栅格,仅对网状覆
3.Clearances选项
该选卡用设置除方,如 1136所示
1 Thrupins文本框选内有种选:“ThermalAnti使 thermal an-
tipad的间值清DRC DRC DRC
DRC检测设置间隔生避,修 Oversizevalue
间隙
2 Smdpins Vias文本内的项与 Thrupins 本框项相
3 OversizeValue据大设定让,默认除值础上加这值。
4.Thermalreliefconnects 项卡
该选卡用设置热路的连关系如图 1137所示
1136 Clearances
  
1137 Thermalreliefconnects
1Thrupins文本选项 Orthogonal角连Diagonal
Fullcontact完全接) 8wayconnect8 None Best
contact最好方式接)6选项
2 Smdpins Vias文本内的项与 Thrupins 本框项相
3 Minimumconnects最小接数
4 Maximumconnects:最连接
813
11.7 PCB
对于 PCB设计Allegro了完的设 PCB
过程导线放置导线布线法、器件置、线规、元件移和信完整
方面Allegro将根这些则来线线
成功布线量的低取于设规则合理,也赖于户的计经
1138 Constraints
束)
对于体的
是双板,多规
双面进行置的
选择单栏 Setup设置
Constraints
命令系统弹出
1138
则命
选择单栏 Setup设置
Constraints
Model 1139 Analysis
Modes
对象
1139 AnalysisModel分析型)
不同 PCB设计,设则、线
规则及物规则设置
913
12   线
合理的布 PCB线的关。在 PCB设计
及正地选布线向可消除布局线不而产的干
布线电路设计最终的,线的式有种,自动线和互式线。章将
详细述布线方式布线的输操作
知识
基本
布线
电路的输
12.1 
在布线时,遵循下基原则
输入与输端导线应尽避免行布线,以免发反馈合。
对于线的度,尽量些,好取 15mil上,小不小于 10mil
导线的最间距由线绝缘阻和穿电决定,满电气
允许范围尽量一些一般能小 12mil
微处器芯的数线和址线量平布线
布线布线量少弯,需要 45°中,
弯时能取角或角,防止频信在导线拐弯发生号反现象
在条允许围内尽量使电源线和接线粗些。
阻抗的布线越短好,抗低布线以长些,为阻高的线容
收信,使路不定。源线地线无反组件基极线、射极线
低阻布线射极线、线开,
路,直到效末再合来。
在电信号地信线之加上耦电;尽使数地和拟地开,免造地反
射干,不功能电路也要割,终地地之用电跨接由数电路成的
板,接地路布环路大多提高噪声力。地线成闭路,为环地线
减小地电,从减小地电差。
12.2 线
布线方式两种即自线线 Route线
023