Cadence_16.6高速电路板设计与仿真.pdf - 第45页

图 2 - 5 7 P a r t D e v e l o p e r 图形 窗 口 图 2 - 5 8 项 目管 理 器 4 3

100%1 / 401
254 单栏
4.
LibraryExplorer File
件)Edit编辑View ToolsHelp
助)5菜单成, 254所示
2.4.6 添加
在左 Build 件,
Files件)
New
Part 255
的快 NewPart 令,
newcell 新文夹, 256所示可修新建件名
255 捷菜 256 建元
2.5 
对元进行辑,需要入一新的 PartDeveloper 图形口,别于般的
绘制件外的方,在编辑口中过参设置系统调入置参对应外形
面介如何该窗下的件进设置
2.5.1 启动件编
LibraryExplorer图形 Tools
PartDeveloper
命令将弹如图
257所示 PartDeveloper形窗
Cadence PartDeveloper库开工具使用,Cadence
文件成, 258示。PartDeveloper
器、置区信息
5部分
Cadence件库具备下元目录构, 259所示
Librarycellview 包括 Sym_1EntityChipsParttable
Sym_1存放件符
Entity放元端口高层言描
33
257 PartDeveloper图形
258 目管
43
259 件目结构
Chips:存元件物理装说和属
Parttable件的性,用于业特
2.5.2 编辑窗口
在项管理窗口中元称,
日志版本息, 258所示
在编器内置区表格显示下可设置选项
Name:显示元和视的名
Type显示图的型。
StatusMajor Created
BaselineModified3 Created
新视
Baseline
Modified是修元件会显此值
StatusError示视是否错误
RevisionMajor显示件或图的要版
RevisionMinor示元或视的小本。
CreationDateTime显示建的期和间。
CreationUser显示建的册名
CreationPath:显库和件名
LastModificationDateTime:显修改图的期和件。
LastModificationUser:显修改的注名。
LastModificationPath:最的修及路
元件辑器 7种表式: Package SymbolsPart
TableFiles件列VHDLMapFilesVHDLVHDLWrappersVHDL
包装VerilogMapFilesVerilogVerilogWrappersVerilog
在不选项可设元件应参
1.Package封装
在项管理窗口单击 Package选项器。
行元封装创建改, GeneralPackagePin PartTable
件表 个选卡, 260所示
260 装编
53