Cadence_16.6高速电路板设计与仿真.pdf - 第278页

● “ R a t s n e s t p o i n t s ” : 飞线 的 点 距 。 在 其 下 拉 列 表 中 显 示 有 两 个 选 项 , “ C l o s e s t e n d p o i n t ( 显 示 E t c h / P i n / V i a 最 近 两 点 间 的 距 离 ) ” 和 “ P i n t o p i n ( 引 脚 之 间 最 近 的 距 离 ) ” , 如图 1 0 - 6 所 示 …

100%1 / 401
103 Display示)
RatTVirtualpinsizeT型飞线尺寸系统认值 35
Maxrbandcount放置线
零件引脚大于个值,就显示到该件引上的络,过引
是显的, 104所示。
104 置飞线数目
Ratsnestgeometry线的线模,在拉列 Jogged
线呈平或 线 Straight 线 线线
段)如图 105
662
Ratsnestpoints飞线 Closestendpoint
EtchPinVia Pintopin
如图 106
105 线走线模式 106 置飞线点距
2 DisplaynetnamesOpenGLonly
显示络名。包三个项:Clines、“Shape、“Pins
3 Enhanceddisplaymode选项
高级示模
Displayplateholes:显上锡过孔
Displaynonplatedholes显示有上的孔
Displaypadlessholes:显没有锡的孔。
Filledpads:填模式如图 107
Connectedlineendcaps:使线拐处平
Thermalpads热焊
Busrats总线飞线
WaivedDRCs忽略 DRC
ViaLabels:过层。
DisplayOrigin:显原点
DiffpairDriverPins:传器引,如 108所示。
107 盘模 108 感器脚模
注意
1 AllegroPCB文件中,焊盘圆圈示,线拐有断痕迹需要行参
设置下面绍设步骤
1选择 Setup
DesignParamenterEditor
辑) 令, Display选项 Enhanceddisplaymode
勾选
Displayplatedholes Filledpads Clineendcaps使线
选框
2按住鼠标 如果有鼠 Shift 合;
左右向键可以进行放刷,在线拐连接已经滑过了。
762
3勾选 Filledpads
的,再显圆圈
4 Displayplatedholes显示锡的孔)复选框,样, VIA
通孔
4 Grids:网
Gridon启动格。
SetupGrid网格置。击此钮, DefineGrid义网
网格行设,在面章进行细介,这不再述。
5 Parameterdescription参数
该部主要设置生的项参进行示。
2.Design 选项
打开 Design 卡, 109示。
包括 6项组
109 Design设计 选项
1 Size图样寸设
UserUnits定单。下 5 1010Mils
862