Cadence_16.6高速电路板设计与仿真.pdf - 第47页

2 . G e n e r a l 选 项卡 打开 “ G e n e r a l ( 通 用) 选 项卡 ” , 如 图 2 - 6 1 所示 。 在该 选 项卡 内 有以 下 组成 部 分。 图 2 - 6 1 “ P a c k a g e P i n ” 选 项 卡 1 ) “ L o g i c a l & P h y s i c a l P a r t s ” :逻 辑 和物 理 元件 。 ● 逻辑 部 分的 主 要功 能 …

100%1 / 401
259 件目结构
Chips:存元件物理装说和属
Parttable件的性,用于业特
2.5.2 编辑窗口
在项管理窗口中元称,
日志版本息, 258所示
在编器内置区表格显示下可设置选项
Name:显示元和视的名
Type显示图的型。
StatusMajor Created
BaselineModified3 Created
新视
Baseline
Modified是修元件会显此值
StatusError示视是否错误
RevisionMajor显示件或图的要版
RevisionMinor示元或视的小本。
CreationDateTime显示建的期和间。
CreationUser显示建的册名
CreationPath:显库和件名
LastModificationDateTime:显修改图的期和件。
LastModificationUser:显修改的注名。
LastModificationPath:最的修及路
元件辑器 7种表式: Package SymbolsPart
TableFiles件列VHDLMapFilesVHDLVHDLWrappersVHDL
包装VerilogMapFilesVerilogVerilogWrappersVerilog
在不选项可设元件应参
1.Package封装
在项管理窗口单击 Package选项器。
行元封装创建改, GeneralPackagePin PartTable
件表 个选卡, 260所示
260 装编
53
2.General项卡
打开 General用) 项卡 261所示在该项卡有以组成分。
261 PackagePin
1LogicalPhysicalParts:逻和物元件
逻辑分的要功是定元件逻辑脚并被映到一或者
辑部的名也可以物部分后缀在默的情下逻部分名称
的名是相的。
物理分的要作是逻到物的引映射物理性的置。理部
以和辑部相同
2 Class提供件的型, DISCREIEIOICMECHANICAL
种类可选
3RefDesPrefix:选择元参考号的缀, CDMRTUX项。
4AssociatedFootprints JedecType AltSymbols
脚图息与件联起来可以工指择, Cadence
提供引脚
5AdditionalProperties以添其他性。
3.PackagePin项卡
打开 PackagePin选项 262
息,辑引和物引脚在这输入
1LogicalPins:显封装逻辑脚信
2 在下菜单有针封装脚的 AddRenameDelete命令
3 :弹 EditFunctions 话框主要添加装的
道和改通引脚置的能。
4 :创封装应的号。
63
5 KeepSymbolsAssociated:选此选,当装的脚列变更
号的脚列,确封装符号对应
6GlobalPins示应于所通道引脚表。
7PhysicalPins显示理引号,射的辑引和通
8Pins不用过单的方来选需要引脚可以行多引脚选择
4.PartTable项卡
打开 PartTable 项卡如图 262所示,显元件整体性以排列序。
262 PartTable 选项
5.Symbol号)
在项管理窗口单击 Symbol符号 项,开元
器中可以看完的符信息可以看符的图,如 263 General
用) SymbolPins Find 卡,
的缩图,直观显示件符信息
263 号编
73