Cadence_16.6高速电路板设计与仿真.pdf - 第76页

图 3 - 9 层 次式 电 路结 构 图 在图 3 - 9 中 , 每个 区 域 就 是 已 给 电 路 图 系 ( 标 志 为 S c h e m a t i c 而 不 是 P a g e ) , 每 个 区 域 相当 于 一个 数 据夹 , 其中 可 以只 放 一张 电 路图 , 也可 以 是几 张 电路 图 所拼 接 而成 的 平坦 式 电 路图 。 3 . 3 . 3 仿真 电 路 与普 通 原理 图 相比 , 仿真 原 理…

100%1 / 401
靠相名称页间接符行电连接如果样够,平式电也可绘制同一
路图,但路图构过复杂不易解,绘制程中容易错。用平式电
然电图不一张页上但相于在一个路图文件中。
FlatDesign即平坦设计在电规模大时将图按功
在一图样上, OffPageConnector
表示
Capture中平坦电路构的点如
1.电路上都 OffPageConnector页间接器,表不同面电
接。同电上相名称 OffPageConnector页间接器 电学是相的。
2.式电之间同页都属同一次,当于 1路图件夹。如 38
所示3电路都位 1个文夹下
平坦电路空间构上是在一个次上电路只是个电在不的电图样
上,张电图之是通端口接器接起的。
38 坦式路图
3.3.2 层次
层次路是空间构上于不层次,一是先一张样上框图形式置顶
层电,在外的样上计每框图代表子原图。
如果路规过大采用面最的页图样容纳下整电路计,必须用平
坦式层次电路构。在以几种况下即使路的模不很大完全以放
一页样上也往采用坦式层次电路构。
1将一个复的电设计为几部分分配几个程技人员时进设计
2按功分,
设计
3采用的打输出备不持幅过大电路页面印。
4目前自上下的计策已成电路流,
路结一致因此于相复杂电路系统计,多采层次结构使用坦式
结构情况相对少。
对于次式路结,首在一图样用框的形设计体结,然在另一张
图样设计个子路框代表结构在实设计,下层次路还以包有子
框图按层关系
图,再含子电框图
层次电路的基结构
39示。
46
39 次式路结
在图 39每个 Schematic Page
相当一个据夹其中以只一张路图也可是几电路所拼而成平坦
路图
3.3.3 仿真
与普原理相比仿真理图以下点要
1调用的器必须 PSpice型,件本提供模型,库件存的路 X
CaptureLibrarypspice有器都提 PSpice模型可以接调
2使用自行建的件,须保
*
.olb
*
.lib
件属中必包含 PSpiceTemplate属性
3原理图中少必有一网络称为 0即接
4必须有激
Source SourceTM库中
5电源两端允许路,允许由电
组成割集在简回路可用容并一个电阻电感联一小电
6最好不要使用负电阻电容电感因为们容引起路不敛。
3.4 
不同原理类型用不的创方法下面单介原理的不创建法。
3.4.1 创建坦式
Capture Project来管相关件及性的新建 Project同时Capture会自动
建相的文,如 DSNOPJ等, Project
相同
1.工程
选择单栏 File
New Capture
56
Createdocument 310 NewProject
程)对话框。
310 NewProject工程话框
1CreateaNewProjectUsing:创一个的工文件
根据同后处理要求Capture
同的
Project
AnalogorMixedsignalCircuit:进 混合仿真。
PCBoardWizard行印版图计。
ProgrammableLogicWizard编程 CPLDFPGA设计
Schematic:进行理图计。
一般择上四种况下 Schematic,进原理设计
2Name schematic
项,原理的名,一全部小写母及字组,不其他号, myproject
3Location路径单击侧的 按钮选择件路
完成置后单击 按钮进入理图辑环
2.原理文件
1在一个工文件可以多个 Schematic电路个电包下可以
电路页,
Page2Page3但是些电图必是关的。
因为路仿是针 Schematic1 Schematic2 PAGE1
或者 PAGE2。对 Shematic1进行仿真则对 Schematic1目录 Page部进仿真析。
2在如 311称, Design
计)
NewSchematic建原图)令, 312
菜单
66