Cadence_16.6高速电路板设计与仿真.pdf - 第95页

2 . “ T i t l e B l o c k ( 标 题栏 ) ” 选 项卡 选择 “ T i t l e B l o c k ( 标 题 栏 ) ” 选 项 卡, 在 该 选 项 卡 中 设 定 标 题 栏 内 容, 如 图 4 - 1 1 所示 。 图 4 - 1 1 “ T i t l e B l o c k ( 标题 栏 ) ” 选 项 卡 3 . “ P a g e S i z e ( 页面 设置 ) ” 选项 卡 选择…

100%1 / 401
选择单栏 Options
DesignTemplate
弹出
DesignTemplate设计导)对话框, 49所示
49 DesignTemplate设计导)
在该话框可以置题、字大小页面寸、格尺及显打印式等设置
结果原理的电特性有影,也采用认设。通为了制方便,只择修
景颜,网大小显示式。重要设置页面大小通常 A4 A3
该对框包
6个选卡,面进一一绍。
1.Fonts字体 项卡
选择 Fonts体)选项 49
所示在该项组显示以设颜色不同件,选选前面复选,在样中
对应体。
当要变某的字属性,只单击 410
设置话框进行应设
410 体设对话
38
2.TitleBlock题栏 项卡
选择 TitleBlock 卡,容, 411
所示
411 TitleBlock标题
3.PageSize页面设置选项
选择 PageSize 卡,
412
412 PageSize面设
4.GridReference网格性)选项
选择 GridReference网格性)选项卡,该选卡中边框
参考,如 413所示。
48
413 GridReference格属
5.Hierarchy参数 项卡
选择 Hierarchy次参性,
如图 414所示
414 Hierarchy层次数)
一般层次路中有元均为本组,但于嵌的层电路即包下层路图
的电图中包含是基组件元件是以路图成的件。
6.SDTCompatibilitySDT性)选项
选择 SDTCompatibilitySDT兼容 SDT
性的置, 415所示
58