PDN设计之电源完整性 (史密斯).pdf - 第17页
| Chapte r 1 | 第 1 章 电 源 分 配网络 工 程 1. 1 电 源 分 配网络的 定 义及关 心它 的 原 因 电 源 分 配网络 （ PDN ） 包 括 从 电 压 调 整模块 （ VRM ） 到 片 上 电路的 所有 电 源 间的相 互 连 接 。 一 般而言 ， 它 包 括 印制 板 上 电 源 和 地平 面 、 电缆 、 连 接 器和 所有 与 电 源有 关 的电 容 器 。 图 1T 是 一个典 型 的计算…
XV
9.
14
电抗元件
、
q
因子和峰值
阻抗对
PDN
电压噪声的影响
…
…
332
9.
15
恶劣波
.........................
336
9.
16
存在恶劣波时的鲁棒性设计
策略
....................
341
9.
17
来自开关电容器负载的时钟
边缘电流脉冲
...........
343
9.
18
由一系列时钟脉冲组成的瞬
时电流波形
.............
349
9.
19
高级主题
：
实际
CMOS
场合
应用时钟门控
、
时钟吞咽和
电源选通
......................
354
9.
20
高级主题
：
电源选通
.........
357
9.21
总结
..........................
360
参考文献
........................... 361
第
10
章
PDN
设计的实用方法
.••362
10.
1
重申
PDN
设计中的目标
.....
362
10.2
最重要的电源完整性原理
总结
....................
363
10.3
为探索设计空间引入的电子
数据表格
................
368
10.4
第
1
〜
12
行
：
PND
输入电压
、
电流和目标阻抗参数
...
371
10.5
第
13~24
行
：
零阶浸入
（
时钟
边缘
）
噪声和片上参数
.
372
10.6
安装电感和电阻参数的抽取
…
374
10.7
典型的电感印制板和
封装的几何分析
........
379
10.8
具有
3
个环路的
PDN
谐振计算
器电子数据表
.................
381
10.9
性能指标
......................
384
10.
10
阻尼和
q
因子的重要性
..
386
10.
11
使用开关电容器模型来激励
PDN
...........................................
391
10.
12
三峰
PDN
脉冲
、
阶跃和谐振
响应
：
瞬态仿真的相关性
…
…
392
10.
13
时域和频域中独特的
q
因子
…
397
10.
14
上升时间和阻抗峰激励
…
…
402
10.
15
三峰
PDN
的改善
：
减小
Bandini
山的回路电感和
MLCC
电容器容量选择
......
407
10.
16
三峰
PDN
的改善
：
较好的
SMPS
模型
....................
410
10.
17
三峰
PDN
的改善
：
封装上
的去耦电容器
...............
412
10.
18
改进前和改进后的
PDN
的
瞬态响应
....................
416
10.
19
再次审视瞬时电流的假设
…
…
421
10.
20
实际的限制
：
风险
、
性能
和价格折中
.................
422
10.21
测量中的
PDN
特征的逆向
工程
.........................
424
10.
22
仿真与测量的相关性
......
428
10.
23
PDN
阻抗测量和电压特征
的仿真总结
.................
433
10.
24
总结
.........................
434
参考文献
...........................
435
|
Chapter
1
|
第
1
章
电源分配网络工程
1.
1
电源分配网络的定义及关心它的原因
电源分配网络
（
PDN
）
包括从电压调整模块
（
VRM
）
到片上电路的所有电源间的相互连
接
。
一般而言
，
它包括印制板上电源和地平面
、
电缆
、
连接器和所有与电源有关的电容
器
。
图
1T
是一个典型的计算机印制板的例子
，
它具有多个
VRM
和传递电源
、
地到所有
有源器件焊盘的路径
。
图
1-1
一个典型的具有多个
VRM
和有源器件的计算机母板
。
PDN
包括所有从
VRM
焊盘到片上电路的相互连接
PDN
的目的如下所示
。
•
为实现所有功能的有源器件分配低噪声
DC
电压和电源
。
2
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
•
对所有信号提供低噪声回路
。
•
为减轻电磁干扰
（
EMI
）
问题
，
不贡献辐射
。
本书聚焦于
PDN
的第一个作用
：
对所有需要电源的有源器件分配
DC
电压和电源
，
保
证噪声低于可接受的水平
。
PDN
中不成功的噪声控制会促使信号眼图缩小
。
由于电压噪声
的存在
，
眼图在垂直方向上的幅度会发生重叠
。
信号与参考点相交的时间在水平方向上扩
展
，
产生抖动并且减小眼图的张开程度
。
内部核心电路可能会被设置并且引起保持时间错
误
，
从而导致功能失效
。
提示
不能正确设计
PDN
的后果是增加了位错误率
，
这来自在
I/O
电路和芯片内部电
路中提高的垂直噪声和抖动
。
核心电路中过度的水平噪声可导致重新设置和持
时间错误
。
依赖于开关门电路
，
PDN
噪声会附加到来自发射机
（
TX
）
的信号上
。
在接收机
（
RX
）
中
，
它也能以电压参考噪声的形式出现
。
这两种情况都会降低其他源可用的噪声裕度
。
图
1-2
所示为在微处理器的三个不同片上位置和两个不同的电压轨上
，
测量核心电源
和地之间的电压噪声
。
这个例子中的电压噪声是
125mV
。
在大部分电路中
，
这种电压噪声
的大部分会叠加在
RX
信号上
。
图
1-2
工作在
300MHz
时钟上的微处理器
，
在
Vdd
和轨之间的噪声
，
这是在
3
个不同的位
置测量的
。
出现的噪声大于
125mV
即使这个噪声本身不足以引起位失效
，
但是它会促使眼图闭合
，
加上其他的噪声源可
能会导致位失效
。
芯片电源轨上的电压噪声也影响定时
。
传输延时是输入电压的跃变通过序列门传送给
输出电压后发生跃变的时间
，
依赖于瞬时电压的电平
。
漏一源电压越高
，
沟道的电场越
强
，
延迟时间越短
。
同样
，
Vdd
与
Vss
之间的电压越低
，
传输延时越长
。