PDN设计之电源完整性 (史密斯).pdf - 第18页

2 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 • 对所有 信号 提 供低噪 声回 路 。 • 为减 轻电磁 干扰 （ EMI ） 问题 ， 不 贡献辐 射 。 本 书 聚 焦 于 PDN 的第 一个作 用 ： 对所有 需要电 源 的 有源 器件分 配 DC 电 压和 电 源 ， 保 证 噪 声 低于可 接 受 的 水平 。 PDN 中不 成 功 的 噪 声控 制会促使信号 眼 图 缩 小 。 由 …

100%1 / 453
|
Chapter
1
|
第
1
章
电源分配网络工程
1.
1
电源分配网络的定义及关心它的原因
电源分配网络
（
PDN
）
包括从电压调整模块
（
VRM
）
到片上电路的所有电源间的相互连
接
。
一般而言
，
它包括印制板上电源和地平面
、
电缆
、
连接器和所有与电源有关的电容
器
。
图
1T
是一个典型的计算机印制板的例子
，
它具有多个
VRM
和传递电源
、
地到所有
有源器件焊盘的路径
。
图
1-1
一个典型的具有多个
VRM
和有源器件的计算机母板
。
PDN
包括所有从
VRM
焊盘到片上电路的相互连接
PDN
的目的如下所示
。
•
为实现所有功能的有源器件分配低噪声
DC
电压和电源
。
2
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
•
对所有信号提供低噪声回路
。
•
为减轻电磁干扰
（
EMI
）
问题
，
不贡献辐射
。
本书聚焦于
PDN
的第一个作用
：
对所有需要电源的有源器件分配
DC
电压和电源
，
保
证噪声低于可接受的水平
。
PDN
中不成功的噪声控制会促使信号眼图缩小
。
由于电压噪声
的存在
，
眼图在垂直方向上的幅度会发生重叠
。
信号与参考点相交的时间在水平方向上扩
展
，
产生抖动并且减小眼图的张开程度
。
内部核心电路可能会被设置并且引起保持时间错
误
，
从而导致功能失效
。
提示
不能正确设计
PDN
的后果是增加了位错误率
，
这来自在
I/O
电路和芯片内部电
路中提高的垂直噪声和抖动
。
核心电路中过度的水平噪声可导致重新设置和持
时间错误
。
依赖于开关门电路
，
PDN
噪声会附加到来自发射机
（
TX
）
的信号上
。
在接收机
（
RX
）
中
，
它也能以电压参考噪声的形式出现
。
这两种情况都会降低其他源可用的噪声裕度
。
图
1-2
所示为在微处理器的三个不同片上位置和两个不同的电压轨上
，
测量核心电源
和地之间的电压噪声
。
这个例子中的电压噪声是
125mV
。
在大部分电路中
，
这种电压噪声
的大部分会叠加在
RX
信号上
。
图
1-2
工作在
300MHz
时钟上的微处理器
，
在
Vdd
和轨之间的噪声
，
这是在
3
个不同的位
置测量的
。
出现的噪声大于
125mV
即使这个噪声本身不足以引起位失效
，
但是它会促使眼图闭合
，
加上其他的噪声源可
能会导致位失效
。
芯片电源轨上的电压噪声也影响定时
。
传输延时是输入电压的跃变通过序列门传送给
输出电压后发生跃变的时间
，
依赖于瞬时电压的电平
。
漏一源电压越高
，
沟道的电场越
强
，
延迟时间越短
。
同样
，
Vdd
与
Vss
之间的电压越低
，
传输延时越长
。
第
1
章电源分配网络工程
3
这意味着
：
片上
Vdd
与匕
s
之间的电压噪声对输出信号的定时变化有着直接的贡献
，
这
被称为
“
抖动
”
。
较高的
Ku
轨电压吸引在时钟边缘内
，
而较低的轨电压则推出时钟边缘
。
图
1-3
所示为测量感应在高端
FPGA
测试芯片上的抖动
，
其中电压噪声来自
PDN
。
File
Vertical
Timebase
Trigger
Display
Cursors
Measure
Math
Analysis
Utilities
Help
clock
-
十^
“
聊聊跚
I
嬲蜩哪聊螂螂撇跚帅哪唧
100ps
抖动/垂直刻度
P4pkpk(C4)
P5max(C4
)
P6
mMMc
4
)
P7:period(C1)
Paperiod(F4)
1598
m
Status
286
mV
Metsue
P1:pkpk(C3)
P2max
(
C3)
IfCrov
50XlnsASv
Alto
74
mV
5.00
kS
10GSft
Edge
卧翊
2
10(7/2008
4:32:02
PM
图
1-3
在
Vdd
与
Ks
之间存在电压噪声的情况下
，
时钟信号上测量到的抖动
这个例子中
，
时钟分配网络与其他很多门共同使用
Vdd
。
这些门用伪随机位序列
(PRBS)
来开启
，
从
PDN
中抽取大的电流
，
产生大的瞬时电压噪声
。
电压噪声加到时钟分
配网络的门上
，
引起时钟信号定时的变化
。
其周期是从一个时钟边缘到下一个时钟的边
缘
，
测量这个抖动周期可以证明片上的电压噪声和时钟抖动直接相关
。
在这个例子中
，
PDN
噪声引起抖动的灵敏度是
ImV
的噪声引起
Ips
时间内的抖动
。
100mV
的峰-峰
PDN
噪声大概贡献
lOOps
的峰-峰抖动
。
在一个
2GHz
的时钟系统中
，
其
周期仅为
500ps
o
PDN
噪声单独引起的抖动就会花费整个定时
“
预算
”
。
提示
在这个例子中
，
PDN
噪声抖动灵敏度大约是
Ips/mV,
这足以估算出很多器件
中的灵敏度
。