PDN设计之电源完整性 (史密斯).pdf - 第440页

424 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 10. 21 测 量 中 的 PDN 特 征 的逆 向 工 程 在本 节 ， 我 们利 用 在 PRC 电 子数据 表 中 的 介 绍 原 理 ， 协力 逆 向 管理 来 自 测 量的瞬 态 响 应 的 Altera 测 试芯片的特 性 。 可 测 量 Altera FPGA 测 试芯片的 数据 ， 并 首 先发 表 Cust om Integ r…

100%1 / 453
第
10
章
PDN
设计的实用方法
423
ADS
1.10
0.75
0
0.80
m
10
Time=5.000ps
Circuits=0.997
mimproved
ind
Delta=2.865E-8
dep
Delta=-0.096
Min,
Delta
Mode
ON
m_3peak
ind
Delta=
1.566-8
dep
Delta=-0.2
18
Min,
Delta
Mode
ON
095
0.90
0.85
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
>
)
田
宇
a z d
6
4
2
4
2
0
8
1
1
1
1
1
1
Ds
( V )
A
0
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
图
10-38
控制上升时间来改善
PDN
性能
。
开关电容器负载在
17ns
中斜升
（
5
倍
Bandini
山峰
时间常数
）
。
比较了原来的
PDN
和改进的具有更长时间常数的阶跃响应的指标
最终的方案不是一个
PDN
改进
，
甚至为分析改进
，
常是一种最终的铤而走险的行动
。
VRM
电压可能必须上升
50mV
。
正比于电压平方的动态功率消耗将上升
10%
。
正比于电
压三次方的泄漏电流将上升
15%
。
热曲线明显受到影响
，
可靠性也受到影响
，
因为电路在
高电压下经历更长的时间
。
提示
抬高
VRM
电压
，
对于产品和电源完整性工程师的来说
，
有几个负面影响
。
可
是
，
为满足性能
、
价格和日程限制
，
有时要接受更大的风险
。
所以
，
基于对类
似产品的性能分析后进行的判断是如此的重要
。
提示
越多地知道老产品和特性优良产品的特点
，
理解下一个设计路线时就越深入
。
424
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
10.
21
测量中的
PDN
特征的逆向工程
在本节
，
我们利用在
PRC
电子数据表中的介绍原理
，
协力逆向管理来自测量的瞬态响
应的
Altera
测试芯片的特性
。
可测量
Altera
FPGA
测试芯片的数据
，
并首先发表
Custom
Integrated
Conference
和
DesignCon
Conference^
3-4
^
。
FPGA
被配置以切换为很多逻辑电路
，
在每个时钟周期拉出的是恒定电流
。
虽然不同
节点的电压测量是众所周知的
，
PDN
参数的详细信息不再有用
，
但是使用测量数据逆向管
理
PDN
特性时
，
PDN
的硬件必须已经产生测量数据
。
仿真的逆向管理
PDN
参数与测量数
据匹配得很好
。
提示
正如本书从头到尾指出的那样
，
PDN
阻抗
、
瞬时电流曲线和在
PDN
节点上测量
的瞬时电压响应
，
都是相互关联的
。
知道任意两个可抽取第三个
。
我们可使用
这个强有力的技术
，
逆向管理
PDN
的重要特性
。
基于设计阶段的分析
，
当测量的
PDN
波形行为没有预期那么好时
，
你也可以使用这
个技术去判断和确认根源
。
PDN
测量需要的固定设备涉及要进入封装的感触线
，
它们靠近芯片的泵
。
对
Bandini
山阻抗峰值很重要的电容是在芯片上的
。
回路电感关联到芯片泵
、
封装平面
、
通孔和小
球
，
以及延伸到印制板通孔
、
电源平面和安装电容器
。
片上电容和封装泵回路电感在本质
上是与片上电路负载并联的
。
当芯片拉出这些电流时
，
会产生脉冲
、
阶跃和谐振响应
。
这
就是使用片上电容
、
封装/印制板电感和电阻的典型的
PDN,
正如图
10
-
39
描绘的那样
。
图
10-39
FPGA
PDN
测量需要的固定设备
。
与
Bandini
山阻抗峰值关联的电容是在芯片上面
。
电源路径的回路电感涉及芯片泵
、
封装平面
、
通孔和小球
、
印制板通孔
、
平面和安
装电容器
。
在观念上
，
PDN
电压使用通常的
50
。
阻抗
，
这个路径的芯片不能负载
PDN
电流
为了保证
PDN
电压感触线不接触负载
PDN
电流结构
，
直到非常靠近芯片的时候
，
这
一点非常重要
。
这形成了讨论在第
3
章的四点
“
开尔文探针
”
。
微码和对芯片的功能性关断
强迫电流通过
PDN
。
非电流负载结构用于芯片测量
，
并且感触电压
。
非常小的
PDN
电流
通过电压感触回路
，
因为在这个范围下端口有相当高的
50
。
的电阻
。
这种情况下
，
Vdd
和
第
10
章
PDN
设计的实用方法
425
Ks
感触结构位于小球
、
通孔和泵的校核印制板一侧
，
其中泵能使电流进出核心负载
。封装
和印制板通孔的感触结构类似于
Vdd
和
Vss
的感触结构
。
在测量设置中的一些点上
，
Ks
必须从
Vdd
中减去
。
如果
Vdd
和
Ks
的感触结构是相对于
印制板的地而测量的
，
那么随着芯片上的电源电压的倒塌
，
Vdd
是初始的下垂
，
Vss
应该是
初始的峰值
。
因为感触结构是以
Vdd
和
Vss
为参考的
，
所以这会发生
。
如果
Vdd
和
Ks
感触结构都以
Ks
为参考
，
则仅
Vdd
感触线显示噪声
。
相反
，
如果二者的
感触结构都以
Vdd
为参考
，
则仅
Ks
感触线显示噪声
。
这是电压和电感矩阵非唯一性的物理
例子⑸
。
因为在回路电感
，
所以
PDN
系统的表现就是这个样子
。
PDN
Vdd
和
Vss
结构中的
部分电感不是唯一的
，
但
Vdd
和
Ks
感触电压是唯一的
。
这个性质的所有
PDN
测量涉及不同性质的
Vdd
和
Vss
感触结构
，
无论如何它们都同样
影响附近的回路或者参考结构
。
仅回路电感是唯一的
，
K
m
—
Vss
的差是唯一的
。
测量
Vdd
—
Vss
的最直接方法是在仪器上相减
。
用示波器操作这个很好
，
用频谱分析仪
则有麻烦
。
我们能用
50
。
印制板迹线附加在印制板感触结构上
，
把
Vdd
和
Ks
迹线引入到印
制板上的测量焊盘中
，
它们位于离开
DUT
几英寸的很方便的位置
。
可使用
SMA
连接器连
接印制板迹线到
50
。
电缆上
，
使用示波器的
50
。
端口
，
以防止传输线振铃
。
来自
DUT
的
所有波形被示波器端口吸收
，
没有反射回到
DUT
。
可使用示波器以从
K
m
感触结构中减去
Xs
感触结构(的电压)
，
并在芯片上给出适当的表示
。
在
DUT
上
，
存在严重的阻抗失配
，
与
PDN
具有的几毫欧电阻相比较的是测量环境有
50
。
的电阻
。
这还是好的
，
因为测量结构比
DUT
的阻抗高大约
1000
倍
。
使用高阻抗探针是不必要的
，
事实上已经给出了方法
。
描绘的测量系统是阻抗匹配
的
，
并在示波器上有很好的端口
。
因为
PDN
感触结构以印制板和封装侧边的
Vdd
和
Vss
结
构为参考
，
所以预计在
Vdd
和
Xs
感触线上面有相同数量的
PDN
噪声
，
但是极性相反
。
在
这种结构中
，
我们使用示波器
，
从
Vdd
感触线上减去
Ks
感触线上的值
，
从而得到芯片上准
确的电压描绘
。
电缆和印制板迹线必须有相同的长度
。
另外一种更加方便的方法是利用传输线减法
，
从
Vdd
感触线上的值减去
Vss
感触线上
的
。
我们连接
Vdd
到同轴电缆的内导体
，
将
Vss
连接到外导体
。
不存在
DC
问题
，
因为示波
器的地和芯片端的
Ks
感触线都是零电压
。
可是
，
在
Ks
感触结构上的
AC
电压波形与
Vdd
感触结构相比较时
，
它是相反极性且幅度未知的
。
Vdd
感触结构和
Xs
感触结构之间的电压差进入
50
。
的同轴线
，
完成了
Vdd
和
Xs
之间的
电压差值计算
。
在仪器中
，
必须端接
50
。
的同轴线
。
传输线减法适用于频谱分析仪和示波
器
。
图
10-39
所示的核心感触线就被设置为传输线减法
。
PCB
感触线是相对于印制板地的
。
当我们使用传输线减法时
，
传递进入
50c
同轴线的感触结构必须有短的电长度
，
这意味着
它是感兴趣的最高频率波长的一小部分
。
当使用
50
。
测量环境时
，
主要的误差来源是探针电阻
。
探针与
50
。
示波器端口形成分
压器
。
如果插口接触或者芯片层面金属有
2
。
的回路电阻
，
则示波器测量将会有
4%
的衰减
误差
，
这是因为有电阻分压器
。
通常
，
如果感应线是去接触封装边上的
PDN
金属凸块
，
而
不是使用管芯上具有明显的再分布层
(RDL)
金属电阻的专用凸块
，
则其感应效果会更好
。