PDN设计之电源完整性 (史密斯).pdf - 第374页
358 PD N 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 这里 假 设特 殊情 况 Gp =Cdowm 。 电 源 门 控常开 电路的 PDN 电 压 立 即 被 切去一半 。 这看起 来对 电路 定时有灾 难 性 的 影 响 ， 可 引 起 功 能 失 败 。 使 用 图 9 - 43 所 示的类 似于 时 钟门 控 的电路 图 ， 仿 真 它对 PDN 电 源 的 影 响 。 这 个 基本 PDN …
第
9
章瞬时电流和
PDN
电压噪声
357
在
PDN
达到稳态之前
，
几个时间常数必定会泄漏出来
。
1GHz
的时钟
（
1ns
的周期
）
，
在熟悉的时间刻度上同时显示
PDN
的时间常数
。
这就解释了为什么时钟吞咽对于
PDN
具
有破坏性
，
时钟脉冲中准确的序列和定时
，
预测时钟激活的
PDN
噪声是非常重要的
。
对
于较高时钟频率
（
2GHz
、
5GHz
、
10GHz
等
）
，
在
PDN
时间常数中有很多时钟周期
，
每个
单独时钟周期的破坏性较小
。
正常重复
，
具有满足目标阻抗的阻抗峰值的
PDN,
或至少特性阻抗满足目标阻抗的
PDN,
对于时钟门控和时钟吞咽事件
，
是有裕度或合理鲁棒性的
。
提示
若没有鲁棒性的
PDN,
时钟控制变得非常有价值
，
它会引起重大的快速瞬时电
流事件
。
开关电容器负载非常适合仿真时钟控制
，
因为它消耗的电流根据
PDN
电压而改变
。
对于这些事件
，
它常常有随时间变化的曲线
。
9.20
高级主题
：
电源选通
作为开关电容器负载的特殊情况
，
我们分析电源门控的作用
。
为了节省功率
，
整个电
源常常会下降到零电压
，
这依靠电源开关或者电源选通
。
提示
我们使用时钟门控降低动态功率到零和为消除泄漏电流的电源门控
。
在应用电
池的场合
，
这是很重要的
，
这里的产品可能花费较多的时间在极端低功率模式,
然后在整个寿命期间期望产品有高性能
。
对于电源门控问题
，
存在不受电源门控总是导通的电路和有时导通有时断开的电路
C
电容是与这两种电路相联系的
。
一般情况下
，
总是导通的电路需要在全速没有中断时连续
执行
。
电源门控的问题是有时通的电路不要打扰总是通的电路
。
当电源门控突然闭合时
，
常开边的电流非常快速地冲向有时开的一边
，
它常被称为涌
入电流
。
一定量的电荷存储在常开边的电容中
，
这是芯片上电源门工作期间的所有能量
。
如果低电阻电源门开关突然闭合
，
则电荷在常开边节点和有时打开节点之间进行分
配
。
这可能发生在不到
1ns
的时间内
，
以至于没有足够的时间将电荷从外部的
PDN
带入芯
片中
。
封装电感是高阻抗
，
它可短时间内阻隔从外部进入的电流
。
芯片电容和常开边中的电
荷
，
立即分配到有时开的芯片电容中
。
如果常开边的电容和有时打开的电容是相等的
（
即
C
up
=
C
dowm
）
,
可用简单的电荷分配方程揭示它们的关系
，
当开关闭合
，
芯片电压降低一半
。
开关闭合前后的电荷量
：
开关闭合后的最终电压是
：
Vdd+
=
L
up
I
Ldown
式中
，
Cup
是常开边电容
；
Cdown
是有时开的电容
；
Vdd-
是常开边电容在打开前的电压;
Vdd+
是常开边电容在打开后的电压
。
Q
=
Cup
X
Vdd
Cup
X
Vdd-
_
Vdd
lown
Cup
C
ud
+
Cdown
Vdd-
2
(9-50)
(9-51)
358
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
这里假设特殊情况
Gp
=Cdowm
。
电源门控常开电路的
PDN
电压立即被切去一半
。
这看起来对电路定时有灾难性的影
响
，
可引起功能失败
。
使用图
9
-
43
所示的类似于时钟门控的电路图
，
仿真它对
PDN
电源的影响
。
这个基本
PDN
拓扑结构是与用在开关电容器负载中相同的
。
我们使用相同的常数
，
所以
PDN
阻抗
峰值和谐振频率都是相同的
。
不同的是负载电容仅对地
（
不对
Vdd
）
有实质性的增加
。
常开
边电容为
25nF,
有时开的电容为
25nF
。
播
TRANSIENT
I
Tran
Trani
Stop
time=49.5
ns
Max
time
step=10.0
ps
圃
VAR
VARPDNjparms
VddM
c_odc=50
nF
L_pdn=50.7
pH
R_pdn=5.1
mO
r_odcl=3
mQ
r_odc2=2
m
Q
current_tran=l
.55A
fclk=l
GHz
匿
VAR
VARfbrswitchcapload
1
q_cycle=current_tran/fc
Ik
c_load=c_odc/2
switch_halfj
)
eriod=
1/fclk
tau=switch_halfjjeriod/4
R_switch=.001
图
9-43
用于仿真电源门控影响的电路图
。
现在的负载电容是有时开的片上电容
，
它突然
被打开进入芯片电源的其余部分
图
9-44
所示为几种开关电阻值的仿真结果
。
当开关电阻为
1m
。
时
，
常开电源门控的
PDN
电压下垂到大约
0.5V,
这是标称
PDN
电压的一半
。
PDM
振铃出与谐振峰有关且类
似的脉冲响应
。
这个仿真有开关电阻值
，
范围从
0.001~10,
以对数形式递增
。
最佳的电阻值依赖于常开电容和有时开的电源门控开关
。
使用较大的电阻
，
压降小,
第
9
章
瞬时电流和
PDN
电压噪声
359
充电时间长
。
我们应该按照
PDN
的时间常数和
PDN
谐振频率来改变电阻的大小
，
以保证
封装电感能够从外面带入电流
，
而不是让电源门控消耗所有来自常开边电容的电荷
。
(
>
)
田 钟
土 均
图
9-44
当我们将管芯的下边部分连接到不同的串联电阻值时
，
上边轨道上的电压
。
注意:
从非芯片上的
PDN
电路来的振铃噪声
它对于常开的影响是很清楚的
，
当
1
。
开关电阻与
1m
。
开关电阻比较时
，
电源门会小
大约
16mV
o
提示
开关电阻越高
，
它拉出的涌入电流就越小
。
使用更大的电源门控电阻
，
常开
PDN
的电压行为会更好
，
电路芯片的常开部分能有正常的功能
。
图
9-45
所示为常开和有时开两边中
电源门上的电压
。
很清楚
，
有时开节点
的电压上升时间
，
正如预期的较慢
，
这
个节点具有较高的电阻
。
在常开边的噪
声和有时开边的上升时间的延时之间存
在折中
。
控制常开边电源门的
PDN
噪声和
影响有时开噪声潜在因素的关键是时间
常数
。
阻抗峰值频率决定电抗性
PDN
的时间常数
。
阻抗峰在
100MHz,
谐振
周期是
10ns
时
，
电抗时间常数是
：
SD
A
0
8
6
4
2
L
S
O.
O.
S
(A)
圉 姆 止 均
(A)
田
亚
田
彝
1
p
\
一
[
]
0
5
10
15
20
25
30
35
40
45
50
时间
(ns)
9-45
对于开关上有不同的串联电阻
，
片上常开部分
和连接有时开芯片部分的开关输出的电压噪声
1C
1
3
0
2
0
V
0
0
1
3
0
Sv
O
O
O
O
1
,
O.
S S S S
r
=
—
=
-
~~
—
=
y/LC
=
1.
58ns
(9-
52)
a>
2
兀
j
o
具有低的
q
因子(接近
1)
的几个时间常数
，
在
PDN
接近平衡之前
，
必须泄露
。
这是在
电感器中达到完全上升电流所需的时间
。
对于具有较高且接近
3
的
q
因子
，
我们必须等待
较长的时间
，
这是
3
倍谐振周期
，
在
PDN
接近平衡之前需要
3X271=18
倍时间常数
。
目标是电源门控从常开边拉出电荷足够缓慢
，
外面的
PDN
能提供电流
，
而不是从常
开电容拉出电荷
。