PDN设计之电源完整性 (史密斯).pdf - 第88页
72 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 从 测 量阻 抗 和 模拟模型 中 提 取 的电 容在 低 频 时有很好 的 一 致 性 。 然 而 ， 从 测 量 中 提 取 的电 感显 示 出 频率的 下 降 。 这 与 随着频率 下 降的电 感 相 一 致 ， 可 能 与 芯片电 感 的 分 流或在 芯片网 格 中 较短的电 流 路 径有 关 。 测 量阻 抗 的 实 部 显 示 了低 频 …
第
3
章低阻抗测量
71
100
n
80-
一
60
二
…
40
二
娼
20
3
0
5
-20-
弱
-40-
2
-60-
共
-80
二
-100-
芯片
Pl
P2
测量同一个焊球
R=0.024Q
L=0.28nH
C=79.5nF
封装
HHIIIII
T
V
T
-
图
3-45
两个端口在相同焊球对上测量的封装阻抗曲线和一个简单
RLC
电路的模拟阻抗进行比较
假设有一个
RLC
电路模型
，
我们从测量阻抗的虚部中计算出等效的电容和电感值
。
阻
抗的实部有关于阻抗部分的信息
。
图
3-46
显示了在每个频率点上测量阻抗的
R
、
L
和
C
值
，
以及具有最优参数的
RLC
电路的仿真结果
。
(
Hu
)
U
S
0
繇
典
芯片
Pl
P2
测量同一个焊球
(Ju
)
的
出
繇 理
(
c
)
黑 矍
挑
频率
（
Hz
）
频率
（
Hz
）
R=0.024C
Z=0.28nH
C=79.5nF
Z
o
=5OQ
TD=lps
（
夹具的
。
约为
50pH
）
I
图
3-46
在每个频率点从测量阻抗中提取出
R
、
L
和
C
值
，
并与所显示的电路参数进行比较
72
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
从测量阻抗和模拟模型中提取的电容在低频时有很好的一致性
。
然而
，
从测量中提取
的电感显示出频率的下降
。
这与随着频率下降的电感相一致
，
可能与芯片电感的分流或在
芯片网格中较短的电流路径有关
。
测量阻抗的实部显示了低频下的频率依赖性
。
这与绝缘体上的绝缘材料的介质损耗是
一
致的
。
在相同的图上绘制优化电路模型中模拟的
R
、
L
和
C
元件
，
并附加了夹具模型来表示
剩余未校正部分对探针的贡献
。
该装置被模拟为一个带有
Ips
电长度的传输线
。
这就说明
了夹具在将阻抗虚部转换为实部的过程中所产生的影响
。
在这个测量中
，
探针可以在大约
1GHz
的高频限制下为提取的电阻提供一个伪像
。
这
个例子表明
，
从
10MHz
开始的电阻增加不是由夹具伪像产生的
，
而且电感和电容对夹具
都不很敏感
。
提示
通过对夹具引入一个短的传输线模型
，
我们可以估计出提取的
R
、
L
和
C
值的
影响
，
以确定该夹具是否能够解释所观察到的特征
。
这个简单的模型包括一个短的传输线作为夹具
，
它表明
1GHz
以上的电阻特性可能是
由于微探针在负方向上移动相位而引起的
。
如果探测器的动作比校准时间短了
2ps,
那么
电阻在
1GHz
时就会下降
，
正如它在测量阻抗中表现的那样
。
这可能是由于在校准和
DUT
测量环境之间探针尖摩擦的差异造成的
。
在第二个封装测量中
，
探针接触不同的焊球
。
这消除了焊球的串联电感和进入封装电
源和接地层的初始通孔以及一些封装扩散电感和电阻
。
这是更灵敏的测量被片上电源分配
网的低电感
、
高电阻和分布式电容所分流的封装腔的方法
。
图
3-47
显示了与
RLC
电路的
模拟阻抗相比
，
在每个频率点上计算出的阻抗值
。
1E6
1E7
1E8
1E9
3E9
(
。
)
(
揖国
)
W
更
7
4
3-
图
频率
（
Hz
）
从两个不同的焊球对封装阻抗和由一个简单
RLC
电路得到的模拟阻抗进行测量
第
3
章低阻抗测量
73
低频阻抗与片上的电容有关
，
无论它是从模具的碰撞还是通过封装来测量的
。
SRF
与
该频率上的片上电容和有效电感有关
。
当用一对封装焊球进行测量时
，
SRF
的有效电感是
0.
28
nH
o
当用两对焊球进行测量时
，
有效电感是
0.
12nH
。
0.16nH
的差异来自焊球和封装平面的初始通孔
，
以及封装平面中一些扩散电感
。
我
们通过观察从实部和虚部中提取的
L
和
R
来进一步了解电感和电阻
，
如图
3-48
所示
。
(
HU
)
-J
S
M
繇 班
Q
)
愚
糊
M
箱
(
C
)
年 国 栋
芯片
1E6
1E7
1E8
1E9
3E9
探测不同的焊球
频率
(Hz)
频率
(Hz
)
7?=O.O17Q
£=0.1
2nH
C=79nF
Z
o
=50Q,
TD=2ps
（
夹具的£约为
lOOpH
）
图
3-48
从测量的阻抗中提取出
R
、
L
和
C,
与从仿真电路模型中提取的值进行比较
从两对封装焊球中测量出的电感没有随频率发生太大的变化
，
这与从单个焊球对中探
测的一样
。
虽然电阻更低
，
但频率增加了
。
这与较低的电感相一致
，
但片上较高的电阻电源网则分流了封装腔
。
与在同一焊球对
进行测量的探测值相比
，
探针点之间的距离增加了探测位置的电感和电阻之间的衰减
。
每个探针通过焊球和通孔提供的电感值为
160pH,
在封装功率层中它充当附加的夹具
电感
。
在图
3-47
和图
3-48
的仿真数据中
，
与夹具
TD
增加到
2Ps
相比
，
PDN
的总电感增
加到
100pH
o
这个
2Ps
延时来自于实际夹具路径加上校准和待测件测量之间的探头尖端形
状引起的不可再生残余
。
这种夹具延迟微小值的影响使得阻抗的虚部增加了相位
，
并将其转换为实部
，
在高频
限制下这会出现频率相关的电阻
。
这与
1GHz
以上的阻抗实部相匹配
。
这进一步说明了在
1GHz
以上任何阻抗的实部被夹具的伪像所掩盖
，
不能将其解释为实际的电阻
。
大约
600MHz
的故障可能是测量伪像
。