PDN设计之电源完整性 (史密斯).pdf - 第409页

第 10 章 PDN 设计的 实 用 方法 393 VA R V AR _fbr _sw itch _cap Joa d swi tch _h al fj) er io d = 1 Zclk- fir eq ue ncy tau= sw itch_ha I f_pe r io d /4 q_cycl e= l__tr an /clk_fT eq ue ncy cJoad =q _cycle /V d d R_ta u= tau /(2 …

100%1 / 453
392
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
IProbe
fVRM
L4
Q
L=10nH
R=0.2mQ
Bulk
L
L_plane
L=96pH
/?=0.97mQ
IProbe
I_plane
Q
fl
Plane
Lbrdvias
L=19pH
R=0.043mQ
r
L
L_pkg
£=29pH
R=0.403mQ
Ball
Bum
IProbe
Ibump
+
V_DC
士
SRC1
V
Vdc=Vdd
L
Z._mout_22
L=(l+1861)/6*le-12
H=(3.892/6)mQ
Z_22u
Z^(1200/6)pH
R=(4.3/6)mQ
C
-1-C_22u
?522*6
加
F
R
Rskin
/?^(0.416+0.057)mQ
c
A_mount_lpO
f
1=(1+372)/10*
le-12
1
/?=(0.778/10)mQ
门
f
UP
。
C
L=(600/10)pH
./?=(10.3/10)mQ
C
±C_lpO
I
C=(1.0*10)gF
Switchcapload
L_4
~
-
p
£
IVARl
VAR
I
Eqn
|
VAR_pdn_steps
Vdd=1.0V-
clk_freq=2000MHz
I_dyn_max=9A
I
dyn
min=lA
I_leak=l
odc=100nF
TRANSIENT
Tran
Trani
StopTime=100
nsec
MaxTimeStep=0.
1
nsec
AC
AC1
Start=10.0
kHz
Stop=lGHz
Step=
I_AC
SRC4
lac=polar(1,0)A
Frequency=Frequency
----------------------------------
Z_target
R
R\
/?=Vdd*0.05(I_dyn_max-I_dyn_min)
n
图
10-11
顶部电路模型在
ADS
中对于负载仿真开关电容器
。
这个电路有
3
个回路
，
参数值基
于规定条件
，
它已在
PDN
谐振电路的默认值中进行了说明
变量
Ltran
是时间的函数
，
使
jload
的值是时间的函数
。
很多包含
ADS
的电路仿真
器排斥这个
，
但是这里继续按照这个电路的要求去做
。
虽然包含在芯片中
，
但开关电容器负载电路是泄漏元件
。
有时泄漏可用分流电阻来表
达
，
它给出正比于
PDN
电压的泄漏电流
。
可是
，
泄漏常常是电压的强函数
。
一些近代技
术节点给出的泄漏近似正比于电压的三次方
。
压控电流源的系数已经为这种情况进行设置
了
，
它是重要的阻尼
。
10.
12
三峰
PDN
脉冲
、
阶跃和谐振响应
：
瞬态仿真的相关性
在本节
，
我们讨论第
9
章介绍的
3
种时域波形以用于三峰
PDN
情况
，
3
种时域波形为
脉冲
、
阶跃和谐振响应
。
表
10
-
12
所示为由
PRC
预测的性能指标
。
表
10-12
3
个回路的每一个对脉冲
，
阶跃和谐振时域响应的
PRC
项的总结
25
类型
峰值分析
环路
1
（
M
E
1)
环路
2
（
峰
2
）
环路
3
（
峰
3
）
单位
58
TD
结果
时钟边缘下垂
（
脉冲响应
）
45
一
—
mV
59
TD
结果
阶跃响应下垂
292
69
69
mV
60
TD
结果
谐振响应
（
峰-峰
）
922
211
348
mV
第
10
章
PDN
设计的实用方法
393
VAR
V
AR_fbr_switch_capJoad
switch_halfj)eriod=
1
Zclk-firequency
tau=sw
itch_ha
I
f_period/4
q_cycle=l__tran/clk_fTequency
cJoad=q_cycle/Vdd
R_tau=tau/(2*cjoad)
Ljau=tau
A
2/(2
#
cJoad)/3
VAR
V
A
R_wavefbrm_cnt
I
t
ramp=lns
res_freqO=44.26MHz
resfreq
I
=63
39MHz
Ij)wl_0=I_dyn_max
l_pwl_l=pwl
(time.
l_dyn_min,
0.1,
10ns.
l_dyn_min.
10ns+t_ramp.
I_dyn_max.
100n$,
l_dyn_max)
I__pwl_2=cos_pulse
(time,
I_dyn_minJ_dyn_max,
I
Ons,
t_ramp.
t_ramp.
0.5/res_freq0-t_ramp,
l/res_freqO)
l-tran
=
l_pwi_2
ODR1
R=1.5mQ
IProbe
IJoad
口
6
ODR2
7?=l.0mn
【
Probe
I
ode
C^=odc-c
load
Circuits
Return
Half
clock
VtPulse
SRC2
Vlow=0
V
Vhigh=3
V
Delay=0nsec
Edge=cosine
Rise=50
psec
Fall=50
psec
Width=switch
Period=2*switch_halfjx
iod
LProbe
I
switch
SPDT
EJynamic
SWITCH1
Ron=0
Q
Rofl^l
GQ
(2
£1
A=L_tau
/f=R
tau
K-
r
Probe
Pleak
电
NonlinVCC
S
CSRCI
Coefl^list((
.0,0J_leak/Vdd**3)
ijialf_peri(!
i-50ps
图
10-12
用于仿真芯片开关电容瞬时电流的电路
。
这是在完整
PDN
电路中代表负载的子电路
这些项的负载阻尼假设有
50%
的占空比
，
8A
的最大谐振电流
。
负载阻尼大约为全电
流的一半
，
但它不是瞬时电流的一半
。
更为重要的是考虑谐振电流是最大电流的情况
，
这
意味着负载阻尼是完整电流阻尼的一半
。
这是电子数据表的默认值条件
，
描述
PDN
能够
发生的最差情况
。
图
10-13
所示为使用开关电容器负载电路进行仿真的脉冲响应
。
负载使用拉出的
4.5nC
的电流脉冲
，
这正如
PRC
第
15
行计算的那样
。
这个进入仿真的电流脉冲是
PDN
在
15ns
拉出的
。
片上电容的电流曲线的峰值为
25A,
在
0.
5ns
内完成
，
正如图
10~13
的底部所示
。
图
1613
的中间的图显示在芯片泵分支中测量的
PDN
电流响应
。
片上电容和泵回路电感已经从这
个波形中滤除了
。
在出现脉冲事件
5ns
后
，
出现
2A
的峰值
，
在显示阻尼正弦波曲线振铃
之前
，
出现
0.2A
的凹坑
。
泄漏电流是正常的
1A,
但是随
PDN
电压而变化
。
图
10-13
的顶部显示脉冲事件的芯片电压
，
脉冲事件出现后
0.
5ns,
电压达到最大下
垂
。
这个时候
，
所有
4.5nF
的电荷被负载拉出
，
片上电容的电荷已经被消耗
。
PRC
第
58
行预测的下垂是
45mV,
仿真的为
47mV,
有很好的相关性
。
电压曲线的其余部分是
PDN
脉冲响应的振铃
，
它清楚地指出
PDN
的谐振频率和阻尼
。
振铃在
4
周后消失
，
这证实了
4.5
的
q
因子
，
它显示在表
10-9
上的第
49
行
。
使用无
负载
q
因子是因为在时钟边缘之后
，
没有负载电流流动
，
这时在瞬态响应中无阻尼
。
图
10-14
所示为阶跃响应
。
这是在空闲状态后
，
时钟打开
，
突然在
1ns
内达到最大瞬
时电流
。
这是
Bandini
山的仿真
，
使用较长的仿真时间
，
阶跃响应也可仿真其他的阻抗峰
。
394
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
ADS
1.04-
1.02-
1.00-
0.98-
0.96-
0.94
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
ADS
2.2-
2.0-
1.8-
1.6-
<
1.4
超
L0
联
0.8
00
95
90
5
8
80
乃
70
5
6
60
(
4
)
堪
-tf
解
a
(
>
)
0
I
M
I
I
I
I
I
»
I
p
I
1
I
I
I
r
I
I
|
I
I
1
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
F
I
I
I
I
I
I
I
I
I
i
i
I
1
I
t
I
I
r
I
I
<
I
*
I
I
I
I
<
I
I
i
I
*
t
p
t
I
1
I
I
I
I
I
I
I
t
I
I
|
i
I
I
I
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
图
10-13
开关电容器负载在一个时钟边缘产生的仿真电流脉冲响应
。
顶部轨迹
：
从芯片拉出
动态电流脉冲时
，
仿真芯片焊盘上的电压
。
中间轨迹
：
仿真通过封装和印制板面
PDN
元件的电流
。
注意
：
滤波后的响应和很低的峰值电流
。
底部轨迹
：
从
PDN
电
路中由芯片拉出的单一边缘电流
，
电路
15ns
进入仿真
，
电流峰值为
25A
图
10-14
底部的图显示由开关电容器负载消耗的电流脉冲
。
脉冲电流曲线作为芯片电
压的函数
，
这是很明显的
。
随着芯片电压的改变
，
由于
PDN
阻抗曲线的振铃响应
，负载
电流也在改变
，
因为片上电容被充电为此时的电压曲线
，
它作为时间函数存储电荷
。
图
1614
的中间图显示泵分支的电流
，
其中
ODC
和泵回路电感起到了滤波作用
。
图
1014
显示了开关电容器负载和理想电流源负载两种波形
，
开关电容器负载电流峰值为
12A
。
轮
廓是更具阻尼的
，
因为负载损耗和
q
因子显示为
2
或更小
。
由理想电流源负载产生的峰值