PDN设计之电源完整性 (史密斯).pdf - 第382页
366 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 R 项的电路 拓扑 ， 我 们 得 到 谐 振时 的 峰 值 阻 抗 为 ： Zpe ak = Zo X q 因子 当 R 项 与 并 联 LC 串 联 时 ， 峰 值 阻 抗是 ： Zpe ak = Zo 义 q 因子 ser ies = Z q X 不 4 — K series (10-6) (10-7) 当 R 项 与 并 联 LC 并 联 …
第
10
章
PDN
设计的实用方法
365
形成的
。
并联电阻确定阻抗曲线中的并联谐振峰的高度
。
图
10-
1
所示为
3
个具有不同拓扑的
RLC
电路
。
▽
a
）
立
C
串联电路
b
）
网
C
并联电路
，
阻尼电阻与
L
和
。
串联
电
C
并联电路.
阻尼电阻与
4
和
C
并联
图
10-1
串联和并联谐振电路
。
电路
（
a
）
是串联谐振电路
。
电路
（
b
）
和
（
c
）
是两个并联谐振电路,
因为
L
和
C
是并联的
。
电路
（
b
）
中的损耗元件是与谐振电流串联的
，
电路
（
c
）
的损耗
元件是与谐振电压并联的
为了计算每个电路的
q
因子
，
我们要确定损耗元件是与谐振电流串联还是与谐振电压
并联的
。
图
10Tb
、
c
所示的都是并联谐振电路
，
但是图
10Tb
所示的损耗元件与谐振电流
串联
，
图
10-lc
所示的损耗元件与谐振电压并联
。
图
10-la
所示电路是串联
RLC,
具有等效串联电阻
（
ESR
）
的损耗
，
阻抗曲线是山谷形
状
。
电阻项是与谐振电流串联的
，
损耗是尸火
。
在谐振时
，
较高的电阻意味着较大的损耗和
较低的
q
因子
。
q
因子反比于电阻项
。
串联
LC
电路的
q
因子中
R
项与
LC
元件串联
，
它为
：
q
因子
series
=
言一
（
10
-
3
）
K
series
利用
q
因子的下标识别损耗元件与
LC
元件连接的电路拓扑
。
图
10-lb
所示电路是并联电路
，
当从顶部到地进行测量时
，
因为
L
和
C
元件是并联
的
，
所以阻抗曲线有一个峰
。
电阻与谐振电流串联
，
损耗是产
R
。
在谐振时
，
较高的电阻
意味着较高的损耗和较低的
q
因子
。
q
因子是反比于
R
项
。
具有
R
项与
LC
元素串联的并
联
LC
电路的
q
因子是
：
q
因子
series
=
（
10-4
）
K
series
图
10-lc
所示电路也是并联电路
，
因为当从顶部相对于地测量时
，
L
和
C
元素是并联
的
。
但是这时
，
损耗元件是与承载谐振电流的电抗元件并联的
，
也与谐振电压并联
。
损耗
为
K2/R,
电压为电抗元件的端电压
。
在谐振时
，
功率损耗随电阻增加而下降
，
q
因子增
加
。
q
因子正比于电阻
。
q
因子
parallel
=&泮
（
10-5
）
利用
R
、
L
和
C
项
，
可计算并联谐振电路的谐振频率
、
特性阻抗和
q
因子
，
并且基于
366
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
R
项的电路拓扑
，
我们得到谐振时的峰值阻抗为
：
Zpeak
=
Zo
X
q
因子
当
R
项与并联
LC
串联时
，
峰值阻抗是
：
Zpeak
=
Zo
义
q
因子
series
=
Z
q
X
不
4
—
K
series
(10-6)
(10-7)
当
R
项与并联
LC
并联时
，
峰值阻抗是:
Zpeak
=
Zo
X
q
因子
parallel
=
Zo
X
-^parallel
Zo
=
-R
parallel
(10-8)
我们从阶跃瞬时电流估算电源轨上的电压下垂响应
，
或者已知阶跃瞬时电流
，
利用观
察的电压响应
，
估算峰的特性阻抗
。
V
droop
step
X
Zo
=
I
step
X
J
亲
(10-9)
对估算或确认
PDN
中的阶跃瞬时电流
，
这个关系常常是最重要的方法
。
如果能确定
峰的特性阻抗
，
那么我们就能利用芯片焊盘上测量的
PDN
电压下垂来抽取阶跃电流
。
提示
估算最大瞬时阶跃电流(如当处理器核从空闲状态转移到完全占线)的重要方法
是测量初始电压下垂和使用一些峰的特性阻抗的知识
。
为了保持阶跃响应下垂在可接受的容差之内
，
峰的特性阻抗必须低于目标阻抗
。
峰的谐振频率是对阶跃电流变化响应的电压噪声的振铃频率
。
q
因子是在瞬态响应后振铃持续周数的指示
。
当微代码在峰值谐振频率处
，
引起重复瞬时电流方波时
，
至少可维持周期中
9
因子的
最极端条件
，
由此产生的峰-峰电压噪声是
：
4
Vpk-pk
==
，
pk-pk
X
Zpeak
X
/transient
X
q
因子
series
义
Zo
7t
4
1
I
=
"
X
/transient
X
r
X
彳
(10-
10)
式中
，
Vpk-pk
是电路上的峰-峰电压噪声
；
/pk-pk
是方波瞬时电流中第一个谐波的等效正弦幅
度
；
［
transient
是谐振频率时的峰-峰方波瞬时电流
；
q
因子是
RLC
电路的品质因素
，
假设
R
项与并联
LC
项串联
。
这个关系的准确条件是
q
因子必须大于
2
。
假设平均电源电压是在额定数值
，
当有单一的或占优势的阻抗峰时
，
保持电压噪声在电压
容差选择内的条件是峰值阻抗必须低于兀
/2
=
1.
6
倍目标阻抗
。
第
9
章详细描述了这个情况
。
这些设计参数和由此得到的性能参数
，
让我们看到了
PDN
性能限制的根源和这些参
数为优化噪声性能产生的问题
。
同样
，
电压噪声和阻抗曲线的测量给出了对瞬时电流特性
的洞察力
。
提示
为了降低电压响应到瞬时电流的阶跃
，
应增加电容或者减小电感
。
第
10
章
PDN
设计的实用方法
367
在所有
PDN
阻抗曲线中
，
最重要的峰通常是由片上电容和封装引线电感引起的称为
Bandini
山的峰
。
与芯片上面金属化有关的残留串联电阻和封装电感器的串联电阻共同贡献
给电路中的电阻
。
此外
，
CMOS
电路中的非线性开关贡献并联电导项损耗
，
这增加了有效阻尼和降低了
q
因子
，
因而增加了设计裕度
。
提示
减小
Bandini
山峰值阻抗最有效的方法是增加片上电容
，
减小峰值串联电感和增
加阻尼电阻
。
提示
也可利用半导体供应商
，
选择加入封装面上电容器的芯片
。
加入封装面上的去耦电容器使
Bandini
山分裂为两个峰
。
封装面上的去耦电容器的优
点是存在两个峰值低于原来
Bandini
山峰值的可能性
。
通常
，
为
OPD
选择足够大的电容,
能降低较低频率处的峰值
。
通过减小
OPD
的安装电感和控制它的
ESR,
也降低了较高频
率处的峰值
。
印制板面的
MLCC
电容器元件附加于封装引线电感上
，
使峰更高
。
当我们在印制板上
使用有限数目的电容器时
，
只要优化容量值
，
存在降低
Bandini
山峰值的可能性
，
所以它
们的自谐振频率扩展到
Bandini
山峰以上
。
提示
若没有封装面上的去耦电容器
，
优化印制板面的电容器容量也能降低
Bandini
山峰值
。
这个方法需要详细知道所有的参数值
，
它对印制板面去耦电容器的精确数值和它们的
安装电感很灵敏
。
提示
印制板面
PDN
的一种普遍性和更具鲁棒性的设计策略是选择多种电容器容量,
以使它们得到的阻抗曲线是平坦的
，
从
Bandini
山各方面看它是电阻性的
。
在缺乏封装电容器的情况下
，
平坦的印制板阻抗曲线像电阻器
，
并为
Bandini
山提供
阻尼
。
对于这种策略
，
必须满足两个重要的条件
，
Bandini
山的特性阻抗必须小于目标阻抗
和印制板平坦阻抗曲线必须接近
，
但是低于目标阻抗
。
从芯片观点看到的
PDN
上的每个阻抗峰基本上会受到与每个
PDN
元素有关的回路电
感的限制
。
提示
为实现最低的峰值阻抗和最低的电压噪声
，
使系统中每个元素有最低的回路电感
。
通常
，
减小电源-地相互连接结构的回路电感的
3
个设计目标是:
1.
导体做得短
。