PDN设计之电源完整性 (史密斯).pdf - 第381页
第 10 章 PDN 设计的 实 用 方法 365 形成 的 。 并 联电阻确 定 阻 抗曲 线 中 的 并 联谐 振峰 的高 度 。 图 10- 1 所 示 为 3 个具 有 不同 拓扑 的 RLC 电路 。 ▽ a ） 立 C 串 联电路 b ） 网 C 并 联电路 ， 阻 尼 电阻 与 L 和 。 串 联 电 C 并 联电路 . 阻 尼 电阻 与 4 和 C 并 联 图 10-1 串 联 和 并 联谐 振 电路 。 电路 （ a …
364
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
提示
在宽的频率范围内
，
希望能满足
PDN
的目标阻抗
，
但在某些峰值频率会超过此
阻抗
。
峰值影响阶跃响应和谐振驱动响应
。
有裕度的鲁棒性
PDN
有所有峰值的
Zo
，
它低于目标阻抗
。
充分鲁棒性的
PDN
中所有的阻抗峰值低于目标阻抗
。
第
9
章详细讨论了这些条件
。
通常
，
PDN
设计的最大挑战是确定基于目标阻抗的合理的瞬时电流
。
可用下面
3
个方
法来估算瞬时电流
：
1
.
从开关门的数量
、
片上负载电容和时钟频率来估计瞬时电流
。
这需要提取功能块的
寄生参数和开关门数量的概念
。
2
.
测量以前产品中电源分支被拉出的电流
，
找到对最大和最小电流的影响
，
估算下个
产品的瞬时电流
。
3
.
若利用仿真或测量获取
PDN
阻抗曲线
，
并用封装感应管脚
，
测量芯片上的电压噪
声
，
那么可不按照已经消耗的瞬时电流来仿真被观察的电压
。
提示
通常
，
最难估计的设计参数是瞬时电流
，
应用每一种可用的方法来估算一个合
理值
。
估算越准确
，
所需的设计裕度越低
，
同样风险水平下的产品成本越低
。
我们常常应用这些过程来预先生产产品
，
以推断和预测下一代产品的性能
。
在获得瞬时电流估算后
，
我们使用它来估算
PDN
的目标阻抗
。
充分鲁棒性
PDN
设计
目标是减小最大峰值阻抗
，
使之低于目标阻抗
。
提示
关注阻抗的凹坑是不恰当的
。
峰才对主要的
PDN
噪声侵犯具有潜在的贡献
。
我们一般描述和模拟
PDN
谐振峰作为电容
（
C
）
、
电感
（
L
）
和一些串联电阻
（
R
）
的并联
组合
，
它们来源于系统的物理结构
。
在频域和时域
，
3
个最重要的确定阻抗峰特性的术语
是峰值频率
、
峰的特性阻抗和谐振
q
因子
。
利用这些基本的指标
，
就能计算峰值阻抗
。
下面的公式计算谐振频率和特性阻抗
：
/res=
----------
不一一二
2/
a
/L
X
C
(10-1)
Zo=J^
（
10-2
）
式中
，
L
是回路电感
；
C
是电容
；
R
是电阻
；
Zo
是峰的
“
特性
”
阻抗
；
fes
是峰的谐振频率
。
正如第
2
章和第
9
章讨论的那样
，
有串联和并联谐振电路
。
有
L
和
C
的电路拓扑决定
了谐振究竟是串联或是并联谐振
。
串联谐振形成阻抗曲线的
“
V
”
或山谷
，
具有的最小阻抗
由
ESR
和等效串联电阻确定
。
并联谐振形成阻抗峰
，
与电路相关的电阻确定峰值高度
。
电阻能与
L
、
C
元件串联或并联
。
虽然不常讨论
，
但定义等效并联电阻是可能的
。
这是一个电阻与纯电感和纯电容并联
第
10
章
PDN
设计的实用方法
365
形成的
。
并联电阻确定阻抗曲线中的并联谐振峰的高度
。
图
10-
1
所示为
3
个具有不同拓扑的
RLC
电路
。
▽
a
）
立
C
串联电路
b
）
网
C
并联电路
，
阻尼电阻与
L
和
。
串联
电
C
并联电路.
阻尼电阻与
4
和
C
并联
图
10-1
串联和并联谐振电路
。
电路
（
a
）
是串联谐振电路
。
电路
（
b
）
和
（
c
）
是两个并联谐振电路,
因为
L
和
C
是并联的
。
电路
（
b
）
中的损耗元件是与谐振电流串联的
，
电路
（
c
）
的损耗
元件是与谐振电压并联的
为了计算每个电路的
q
因子
，
我们要确定损耗元件是与谐振电流串联还是与谐振电压
并联的
。
图
10Tb
、
c
所示的都是并联谐振电路
，
但是图
10Tb
所示的损耗元件与谐振电流
串联
，
图
10-lc
所示的损耗元件与谐振电压并联
。
图
10-la
所示电路是串联
RLC,
具有等效串联电阻
（
ESR
）
的损耗
，
阻抗曲线是山谷形
状
。
电阻项是与谐振电流串联的
，
损耗是尸火
。
在谐振时
，
较高的电阻意味着较大的损耗和
较低的
q
因子
。
q
因子反比于电阻项
。
串联
LC
电路的
q
因子中
R
项与
LC
元件串联
，
它为
：
q
因子
series
=
言一
（
10
-
3
）
K
series
利用
q
因子的下标识别损耗元件与
LC
元件连接的电路拓扑
。
图
10-lb
所示电路是并联电路
，
当从顶部到地进行测量时
，
因为
L
和
C
元件是并联
的
，
所以阻抗曲线有一个峰
。
电阻与谐振电流串联
，
损耗是产
R
。
在谐振时
，
较高的电阻
意味着较高的损耗和较低的
q
因子
。
q
因子是反比于
R
项
。
具有
R
项与
LC
元素串联的并
联
LC
电路的
q
因子是
：
q
因子
series
=
（
10-4
）
K
series
图
10-lc
所示电路也是并联电路
，
因为当从顶部相对于地测量时
，
L
和
C
元素是并联
的
。
但是这时
，
损耗元件是与承载谐振电流的电抗元件并联的
，
也与谐振电压并联
。
损耗
为
K2/R,
电压为电抗元件的端电压
。
在谐振时
，
功率损耗随电阻增加而下降
，
q
因子增
加
。
q
因子正比于电阻
。
q
因子
parallel
=&泮
（
10-5
）
利用
R
、
L
和
C
项
，
可计算并联谐振电路的谐振频率
、
特性阻抗和
q
因子
，
并且基于
366
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
R
项的电路拓扑
，
我们得到谐振时的峰值阻抗为
：
Zpeak
=
Zo
X
q
因子
当
R
项与并联
LC
串联时
，
峰值阻抗是
：
Zpeak
=
Zo
义
q
因子
series
=
Z
q
X
不
4
—
K
series
(10-6)
(10-7)
当
R
项与并联
LC
并联时
，
峰值阻抗是:
Zpeak
=
Zo
X
q
因子
parallel
=
Zo
X
-^parallel
Zo
=
-R
parallel
(10-8)
我们从阶跃瞬时电流估算电源轨上的电压下垂响应
，
或者已知阶跃瞬时电流
，
利用观
察的电压响应
，
估算峰的特性阻抗
。
V
droop
step
X
Zo
=
I
step
X
J
亲
(10-9)
对估算或确认
PDN
中的阶跃瞬时电流
，
这个关系常常是最重要的方法
。
如果能确定
峰的特性阻抗
，
那么我们就能利用芯片焊盘上测量的
PDN
电压下垂来抽取阶跃电流
。
提示
估算最大瞬时阶跃电流(如当处理器核从空闲状态转移到完全占线)的重要方法
是测量初始电压下垂和使用一些峰的特性阻抗的知识
。
为了保持阶跃响应下垂在可接受的容差之内
，
峰的特性阻抗必须低于目标阻抗
。
峰的谐振频率是对阶跃电流变化响应的电压噪声的振铃频率
。
q
因子是在瞬态响应后振铃持续周数的指示
。
当微代码在峰值谐振频率处
，
引起重复瞬时电流方波时
，
至少可维持周期中
9
因子的
最极端条件
，
由此产生的峰-峰电压噪声是
：
4
Vpk-pk
==
，
pk-pk
X
Zpeak
X
/transient
X
q
因子
series
义
Zo
7t
4
1
I
=
"
X
/transient
X
r
X
彳
(10-
10)
式中
，
Vpk-pk
是电路上的峰-峰电压噪声
；
/pk-pk
是方波瞬时电流中第一个谐波的等效正弦幅
度
；
［
transient
是谐振频率时的峰-峰方波瞬时电流
；
q
因子是
RLC
电路的品质因素
，
假设
R
项与并联
LC
项串联
。
这个关系的准确条件是
q
因子必须大于
2
。
假设平均电源电压是在额定数值
，
当有单一的或占优势的阻抗峰时
，
保持电压噪声在电压
容差选择内的条件是峰值阻抗必须低于兀
/2
=
1.
6
倍目标阻抗
。
第
9
章详细描述了这个情况
。
这些设计参数和由此得到的性能参数
，
让我们看到了
PDN
性能限制的根源和这些参
数为优化噪声性能产生的问题
。
同样
，
电压噪声和阻抗曲线的测量给出了对瞬时电流特性
的洞察力
。
提示
为了降低电压响应到瞬时电流的阶跃
，
应增加电容或者减小电感
。