PDN设计之电源完整性 (史密斯).pdf - 第90页
74 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 分 布式 电 容 、 低 电 感 、 高阻 栅 的芯片 是多层复 合 结 构 ， 分 流 了 封 装的高电 感 和低 阻 值 ， 而 将 精确的电 流 分 布 作为 频率的 函 数 ， 这 使 该结 构 变 得复杂 。 在 低于 100MHz 的频率范 围 内 ， 通 常在 片 上 电 容 和 封 装 引 线电 感 之 间 存在并 联谐 振 , 谐 …
第
3
章低阻抗测量
73
低频阻抗与片上的电容有关
，
无论它是从模具的碰撞还是通过封装来测量的
。
SRF
与
该频率上的片上电容和有效电感有关
。
当用一对封装焊球进行测量时
，
SRF
的有效电感是
0.
28
nH
o
当用两对焊球进行测量时
，
有效电感是
0.
12nH
。
0.16nH
的差异来自焊球和封装平面的初始通孔
，
以及封装平面中一些扩散电感
。
我
们通过观察从实部和虚部中提取的
L
和
R
来进一步了解电感和电阻
，
如图
3-48
所示
。
(
HU
)
-J
S
M
繇 班
Q
)
愚
糊
M
箱
(
C
)
年 国 栋
芯片
1E6
1E7
1E8
1E9
3E9
探测不同的焊球
频率
(Hz)
频率
(Hz
)
7?=O.O17Q
£=0.1
2nH
C=79nF
Z
o
=50Q,
TD=2ps
（
夹具的£约为
lOOpH
）
图
3-48
从测量的阻抗中提取出
R
、
L
和
C,
与从仿真电路模型中提取的值进行比较
从两对封装焊球中测量出的电感没有随频率发生太大的变化
，
这与从单个焊球对中探
测的一样
。
虽然电阻更低
，
但频率增加了
。
这与较低的电感相一致
，
但片上较高的电阻电源网则分流了封装腔
。
与在同一焊球对
进行测量的探测值相比
，
探针点之间的距离增加了探测位置的电感和电阻之间的衰减
。
每个探针通过焊球和通孔提供的电感值为
160pH,
在封装功率层中它充当附加的夹具
电感
。
在图
3-47
和图
3-48
的仿真数据中
，
与夹具
TD
增加到
2Ps
相比
，
PDN
的总电感增
加到
100pH
o
这个
2Ps
延时来自于实际夹具路径加上校准和待测件测量之间的探头尖端形
状引起的不可再生残余
。
这种夹具延迟微小值的影响使得阻抗的虚部增加了相位
，
并将其转换为实部
，
在高频
限制下这会出现频率相关的电阻
。
这与
1GHz
以上的阻抗实部相匹配
。
这进一步说明了在
1GHz
以上任何阻抗的实部被夹具的伪像所掩盖
，
不能将其解释为实际的电阻
。
大约
600MHz
的故障可能是测量伪像
。
74
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
分布式电容
、
低电感
、
高阻栅的芯片是多层复合结构
，
分流了封装的高电感和低阻
值
，
而将精确的电流分布作为频率的函数
，
这使该结构变得复杂
。
在低于
100MHz
的频率范围内
，
通常在片上电容和封装引线电感之间存在并联谐振,
谐振回路的
ESR
可能被封装的低电阻所控制
。
在
500MHz
以上时
，
电流从片上电容中产
生
，
在片上电路中所看到的
ESR
被更高的分布式电阻所控制
。
这是很重要的
，
因为对于
100MHz
的谐振来说
，
没有多少阻尼存在
，
就像从碰撞中产
生的阻力测量那样
。
芯片电路必须经过大量的串联和分流电阻才能达到支持开关动作的片
上电容
。
这些测量结果表明
，
在
1GHz
的情况下
，
准确表示的阻抗只能来自
3D
模型
，
这些模
型考虑到芯片和封装之间的连接分布
。
这包括芯片的低电感和高阻抗
、
封装的高电感和低
电阻
，
它们形成了一个分流的并联电路
。
在图
3-42
中
，
我们演示了插入-损失机制
，
也称为互阻抗和空间衰减
。
这种机制通过
使阻抗看起来比实际的小
，
来降低了双端口测量
。
类似的情况是
，
当选择一个封装球来测
量一个碰撞阵列的顶部时
，
这个阵列最终会进入到片上电容中
。
当我们将端口
1
和端口
2
进一步分开时
，
端口
1
注入的
VNA
功率在空间上会减弱
，
在端口
2
上接收到的信号量也
更小
。
当涉及封装球的时候
，
我们有感应滤波
、
衰减以及电阻滤波
。
在印制电路板的装配上
，
当两个端口在不同的位置被分得很远时
，
就会出现类似的情
况
。
这一次衰减来自在两个端口之间安装的离散电容
，
而不是碰撞或者封装球下的片上电
容
。
端口
1
的信号随着它在
PCB
空间上的进展而衰减
，
最终在端口
2
上被测量到
。
根据这
种测量方法
，
有一种低阻抗或低电感的尝试
，
一些产品已经这样做了
。
但它实际上是一个
与双端口测量有关的插入损耗
。
在这个人为低阻抗下
，
PDN
不能提供电源或电压
，
它是测
量的产物
。
本节中
，
我们着重介绍了双端口测量的两个主要问题
。
我们在片上电容部分讨论过它
们
，
它们确实是一般的问题
，
但在使用双端口测量时必须考虑的
。
提示
双端口测量是一种插入损耗测量
。
未校准扩展的探测器提供了一个相变
，
这可
以很容易地将
DUT
从一个真实的阻抗转换为一个虚拟的阻抗
，
反之亦然
。
同
时
，
探针的空间衰减可以使阻抗测量人为地降低
，
而
DUT
似乎减少了电感或
阻抗
。
我们必
须详细解释双端口的测量
，
以防止这两个问题的发生
。
3.
15
总结
1
.
对于
阻抗
，
一个普遍认同的定义是
，
设备之间通过的电压与电流的比值
。
这是一个
普遍定义
，
而且
总是正
确的
。
然而
，
这并不
是唯一定义
。
2
.
第二个同样正
确的阻
抗定义应用于频域
，
与从一个端口到
DUT
输入的正弦波反射
系数
有关
。
这
个一般的定义适用于高频的离散和分布结构上
。
3
.
基于反射系数的定义
，
用单端口
VNA
测
量高频率下的阻抗
。
然而
，
这项技
术的准
第
3
章低阻抗测量
75
确性仅限于在
。
.
1
。
左右的阻抗
。
4
.
值得注意的是
，
一些理想电路元件的简单模型可以组合在一起
，
以匹配真实物理结
构的测量阻抗
。
这就使得对复杂系统的描述变得简单明了
。
5
.
为了克服单端口
VNA
测量的准确性和
DUT
阻抗限制
，
我们使用了双端口的
VNA
测量
。
这类似于开尔文四线检测
，
其中一个端口将电流引入
DUT,
另一个端口测量电压响
应
。
我们可以用这种技术来测量非常低的阻抗
。
6
.
设备的一阶阻抗是双端口测量中
25OXS
2
i
,
其中低阻抗
DUT
与端口
1
和端口
2
被
分流
。
7
.
在双端口低阻抗测量中要避免的一个重要的伪像是夹具的时间延迟所引入的相移
。
我们可以将其从测量中去嵌入
，
或者将其包含在用于
DUT
模型的电路拓扑中
。
8
.
双端口测量的另一个重要的伪像是阻抗或电感
，
它看起来比实际的要小
。
这是因为
双端口测量实际上是一个插入损耗测量
。
如果两个端口通过
DUT
时在空间上被分开
，
那
么衰减可能会影响测量的解释
。
9
.
我们可以利用双端口技术来测量离散电容的安装电感
，
并提取它们的电容
、
等效串
联电阻和等效串联电感
。
10
.
我们还可以使用双端口技术来测量片上电容
。
可以通过仿真得到
RLC
电路模型的
提取阻抗
，
或者阻抗的虚部可以当作一个简单的
LC
模型
，
以及在每个测量频率点通过简
单的代数方法从虚部中提取电容
。
11
.
通过一个封装来解释片上双端口阻抗曲线是件棘手的事情
，
因为它依赖于封装和
芯片电源网上的扩散阻抗
、
转换阻抗的分流特性
。
通过对组合电源分配网络的
3D
模拟来
详细解释阻抗曲线是最好的
。
参考文献
[1]
E.
Bogatin,
Signal
and
Power
Integrity
-
Simplified,
Second
Edition.
Upper
Saddle
River,
NJ:
Prentice-Hall,
2010.
[2]
I.
Novak,
''Measuring
MilliOhms
and
PicoHenrys
in
Power-Distribution
Networks,
55
in
Santa
Clara,
CA,
DesignCon^
2000,
pp.
1-14.
[3]
M.
Resso
and
E.
Bogatin,
Signal
Integrity
Characterization
Techniques.
IEC,
2011.
[4]
L.
Smith,
S.
Sun,
M.
Sarmiento,
Z.
Li,
and
K.
Chandrasekar,
st
On-Die
Capacitance
Measurements
in
the
Frequency
and
Time
Domains,in
Santa
Clara,
CA,
DesignCon,
2011.
[5]
M.
Sotman,
A.
Kolodny,
M.
Popovich,
and
E.
G.
Friedman,
**On-die
Decoupling
Capacitance:
Frequency
Domain
Analysis
of
Activity
Radius,in
2006
IEEE
International
Symposium
on
Circuits
and
Systems,
2006,
no.
1,
pp.
489y
92.
[6]
L.
D.
Smith
and
J.
Lee,
“
Power
Distribution
System
for
JEDEC
DDR2
Memory
DIMM,"
in
Electrical
Performance
of
Electrical
Packaging
(IEEE
Cat.
No.
03TH
8710),
2003,
pp.
121-124.