PDN设计之电源完整性 (史密斯).pdf - 第272页
256 PD N 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 Ter m Ter m5 Num=5 Z=50Q S4P SNP2 File =File Na me _C 1E7 1E8 1E9 1E10 频率 （ Hz ） 图 8-14 从 3D 场求 解 器中 抽 取 的 两 种 仿 真阻 抗曲 线进行 比 较 。 一 种 是在 腔 体中 心 用 一 对接 触通 孔 进行 探测 ， 另一 种 是 采用 4…
第
8
章
PDN
生态学
255
频率
(
Hz
)
频率
(
Hz
)
图
8-13
在线性频率刻度上从中心点探测的边长
5in
腔体的
S
参数和阻抗曲线
，
与右边传统的
对数-对数阻抗图进行比较
。
使用
Mentor
Graphics
HyperLynx
PI
进行仿真
单一通孔对的单一端口似乎有大且占优势的电感进入腔体
，
而很多通孔回路电感的并
联组合可能与进入腔体的分布电感相比较就不重要了
。
使多个通孔对并联
，
通孔的影响会
消失
，
只留下了腔体电感
。
很多端口并联时
，
自谐振频率移到了更高的频率处
。
从通孔看入腔体的等效集总参数
LC
模型组成的阻抗
，
与第
6
章讨论的完全一致
。
阻
抗的凹坑类似于串联
LC
电路
。
当
4
个通孔进入腔体
，
并联通孔的
ESL
和进入腔体探测的
较大的有效直径
，
会使电感降低为平面电容
。
腔体电容维持相同
，
所以凹坑频率增加
。
使用多个并行通孔接触腔体
，
腔体的模态频率没有大的改变
。
模态谐振峰是由于半波
长的倍数与腔体相适应产生的
，
腔体上一个或多个通孔的位置
，
对波速或腔体边界之间的
飞行时间有很小的影响
。
可以预计模态谐振峰值的频率
，
不随额外进入腔体的测量通孔而
改变
。
例如
，
4
对平行通孔非常接近的接触腔体
，
分配每对通孔为一个端口
，
我们能计算从
每个端口看入腔体的阻抗
，
然后并联它们作为自阻抗并对电路进行仿真
。
图
8-14
所示为腔
体上
4
对通孔的位置
，
4
个端口并联到电路
，
产生的自阻抗与腔体中心相接触的单端口的
自阻抗进行比较
。
更加典型的是
VRM
连接到腔体上
。
正如第
3
章讨论的
，
我们不能把
VRM
近似为
R
和
L
元素的串联组合
。
现在
，
简单模型不包括任何与
VRM
相联系的大容量电容器
。
在图
8-14
中
，
具有
R=lm
。
和
L=10nH
的简单
VRM,
连接在腔体的电源和地平面之间
，
并用
4
个接触点
。
仿真四端
DS
参数时
，
它们以总线形式一起进入电路仿真器
。
图
8-15
所示为
VRM
仅连接腔体的仿真阻抗与空腔体的比较
。
256
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
Term
Term5
Num=5
Z=50Q
S4P
SNP2
File=FileName_C
1E7
1E8
1E9
1E10
频率
（
Hz
）
图
8-14
从
3D
场求解器中抽取的两种仿真阻抗曲线进行比较
。
一种是在腔体中心用一对接
触通孔进行探测
，
另一种是采用
4
对并联接触通孔并使用四端口并联总线电路
。
注
意
：
并联四点的影响是降低了进入腔体的分布和
BGA
通孔电感
。
模态谐振在相同
的频率上
频率
（
Hz
）
图
8-15
相同腔体上有和没有
VRM
相连的阻抗曲线
。
使用
Mentor
Graphics
HyperLynx
PI
进行仿真
仿真示例中的参数是
：
腔体尺寸
：
5inX5in
、
腔体厚度
：
lOmil.
腔体的
Dk
：
4.3.
VRM
电感
：
10nH.
VRM
串联电阻
：
1m
。
。
在这个方法中
，
当从多个通孔接触点观察封装
（
包括其他连接到腔体的元件
）
时
，
我们
能估算阻抗曲线
。
腔体中多个接触点的主要影响是减小进入腔体的分布和
BGA
通孔电感
。
第
8
章
PDN
生态学
257
8.8
从芯片通过封装看
PCB
腔体
现在我们在
VRM
仿真和上一节所示的腔体
S
参数模型中加入封装及芯片
。
我们看人
印制板腔体阻抗的重要特性之一是
1GHz
以上的模态谐振
。
虽然这些代表了高峰值阻抗,
对信号完整性和
EMI/EMC
它们属于重要的概念
，
但从芯片焊盘上却看不到它们
，
且不影
响片上电路的电源品质
。
当通过封装看时
，
芯片通过封装回路电感看到了其余的印制板
，
这个电感随频率增
加
。
当与封装电感相互作用时
，
它看到了片上去耦电容的阻抗
，
在
Bandini
频率时增加
。
这意味着
：
腔体谐振阻抗通常发生在比
Bandini
山频率高得多的频率上
，
由更加高的阻抗
所滤除
，
对片上阻抗和片上
PDN
噪声不起作用
。
当信号直接看到腔体的噪声环境时
，
这
种情况会形成鲜明的对比
。
我们使用一个简单的例子来说明这个问题
，
片上电容是
50nF,
ESR
是
5m
。
，
封装引
线电感是
250pH
。
印制板腔体的边长为
5in,
平面之间的间隔为
lOmil
。
一个简单的
VRM
连接到腔体
。
我们探测
3
种情况的仿真阻抗
：
•
情况
1
：
单独具有
ODC
和封装引线电感的芯片焊盘的阻抗
，
并且它从封装端口到
Xs
短路
。
•
情况
2
：
从
PCB
通孔观察的单独具有
VRM
的阻抗
，
这里的封装是正常的附加
。
•
情况
3
：
使用简单附加
VRM
时
，
从芯片焊盘通过封装看向腔体的阻抗
。
图
8-16
所示为仿真的阻抗曲线
。
当印制板边的封装引线被连接到
Ks,
即情况
1
（
单独具有封装和
ODC
）
,
在低频时从
芯片焊盘看到的阻抗是低的
，
它正是短路的引线电感
。
大约在
45MHz
处的并联谐振峰是
来自峰值电感和片上电容
。
情况
2
中的阻抗
（
看入腔体具有单一的
VRM
）
,
在低频时显示为
VRM
的电感
。
大约在
30MHz
处的并联谐振峰来自
VRM
的电感和腔体电容
。
大约在
200MHz
时发生阻抗凹坑
，
这是
在第
6
章和第
7
章讨论的串联
LC
谐振
。
在
高于
1GHz
时
，
印制板模态谐振清晰可见
。
在情况
3
下
，
封装回路电感包含腔体
连接到
VRM
的大约
10nH
的电感
。
从封
装芯片焊盘处观察
，
片上电容与封装引线
电感和
VRM
电感并联
，
因为二者是串联
到地的
。
这样就把阻抗峰移到了很低的频
率
。
Bandini
山是片上电容向外看时封装
回路电感的并联组合
，
是非常高的
。
与短
路封装相比较
，
Bandini
山峰值频率从
45MHz
下移到
7MHz
。
芯片焊盘看不到腔体的谐振
。
封装电
感与片上电容一起构成滤波器
，
它隐藏了
图
8-16
3
种情况的阻抗曲线
。
在封装电感和片上电
容滤除效应后
，
PCB
模态腔体谐振看不到
了
。
使用
Keysight
的
ADS
仿真