PDN设计之电源完整性 (史密斯).pdf - 第445页

第 10 章 PDN 设计的 实 用 方法 429 在 计算 期望 的 峰 值 阻 抗 之前 ， 我 们 需要确 定 谐 振 频率 时 的 PDN 损 耗 。 在 表 10-18 中, 总 结 了几个 损 耗 机 制 的贡献 ： 泄漏 、 负载片 上 电阻 和 泵回 路电阻 。 表的顶部 显 示 几个 机 制 的电阻 ， 表的 底 部 显 示 单 独 机 制 预 期 的 q 因子 。 损 耗 机 制 的计算类 似于 本 章 前 面 所 …

100%1 / 453
428
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
110
100
90
80
70
60
50
40
(V)
u
ml
6
mI6
Time=
11.40ns
,ga
prc
impulse..l
」
oad.i=99.341
3()
2()
10
图
10-41
开关电容器负载拉出的仿真脉冲电流
。
峰值电流是
100A,
宽度小于
Ins
。
di
/
山
大于
lOOOA/ns,
但没有结论
，
因为它是由片上电容器传递的
10.22
仿真与测量的相关性
图
10-42
显示了关于脉冲响应的测量数据和仿真结果
。
在
10ns
时
，
我们可看到
：
对单
个时钟边缘的初始脉冲响应
。
下降时间是
3011c
电流脉冲的宽度
，
它小于
1ns
。
测量的时钟
边缘下垂是
105mV,
对应的仿真下垂是
104mV
。
由于对电流脉冲形状和片上电容器的
ESR
进行了假设
，
所以在仿真下垂时产生了稍微的差别
。
选择
200Ps
的脉冲时间常数
，
对
于在脉冲时看到的和阶跃响应波形上看到的时钟边缘噪声之间
，
给出了合理的折中
。
这个
比较指出
，
测量的和仿真的脉冲响应具有良好的匹配
。
图
10-42
顶部
：
当一个时钟边缘拉出脉冲瞬时电流时
，
示波器记录的印制板和芯片
Vdd
上的
测量电压响应
。
底部
：
仿真的
PDN
印制板节点和片上节点的脉冲电流响应
。
其一
致性非常接近
第
10
章
PDN
设计的实用方法
429
在计算期望的峰值阻抗之前
，
我们需要确定谐振频率时的
PDN
损耗
。
在表
10-18
中,
总结了几个损耗机制的贡献
：
泄漏
、
负载片上电阻和泵回路电阻
。
表的顶部显示几个机制
的电阻
，
表的底部显示单独机制预期的
q
因子
。
损耗机制的计算类似于本章前面所给的那
样
。
我们利用
ODC
和
250Ps
的时间常数计算芯片电阻
。
表
10
・
18
在这个测量的
FPGA
例子中
PDN
损耗源的总结
FPGA
例子
计算数值
单位
18
印制板回路电阻
3.
75
mQ
19
小球/插口电阻
0.
6
mfl
20
泵回路电阻
4.35
mH
21
在
Vdd
上泄漏的有效电阻
122
mQ
22
16A
响应时的负载电阻
138
mH
23
芯片电阻
0.
80
m
。
24
泵回路的
q
因子
3.
54
—
25
泄漏的
q
因子
7.
9
—
26
负载的
q
因子
8.
9
—
27
ODR
的
q
因子
19.
3
—
28
组合的
q
因子
1.
75
—
与三峰的例子相比较
，
在这个例子中一个突出的特点是泵回路电阻的
q
因子
，
它现在
占据优势
；
在前面的三峰
PDN
中
，
负载损耗是占据优势的阻尼机制
。
在考虑
4
个独立的阻
尼机制后
，
我们最后计算组合的
q
因子为
1
・
75
。
假设
PDN
拓扑具有的参数可从时域测量中获取
，
执行频域仿真
。
图
10-
43
显示了这个
结果
。
频率峰在
33.88MHz
处
，
数值为
25.9m
。
。
从仿真的电抗分量中可找到谐振时的感
430
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
抗和容抗
。
在两条曲线的交叉点上频率为
33.HMHz,
特性阻抗为
15.4m
。
。
这与在第
17
行被估算
Zo
=
15.4m
。
是相同的
。
仿真的
q
因子是
：
(10-51)
频率
（
Hz
）
图
10-43
基于时域测量的参数
，
对
FPGA
的
PDN
的频域仿真结果
这个数值靠近第
28
行预期的
1.
75
O
到目前为止
，
脉冲响应与测量数据匹配得非常好
。
频域仿真与电子数据表上人工计算
得到的进行比较
，
谐振频率
、
特性阻抗
、
q
因子和阻抗峰值都非常好
。
现在我们转移到测
量的阶跃响应和仿真的阶跃响应比较上
，
如图
10
-
44
所示
。
测量数据在
266MHz
的
25
个周
期内被初始化
，
它由核心逻辑产生
。
这导致仿真的
25
个电流脉冲与实验室测量得到的
25
个电流脉冲相类似
。
因此
，
测量和仿真的
PDN
噪声波形非常相似
。
时钟边缘噪声是每个波形的主要特征
。
阶跃响应的下垂和特征是类似的
。
测量得到的
最深下垂是
146mV,
仿真的为
150mV
。
为阶跃响应仿真的时钟边缘噪声会大一点
，
但是
为脉冲响应仿真的数据则是小一点
。
控制电流脉冲的宽度可增加或降低时钟边缘噪声的数
量
。
越短的脉冲宽度
，
下垂越深
，
因为有与片上电容关联的
ESR
的
IR
压降
。
我们选择留
电容器的波形修正参数
，
它为
200Ps
时
，
脉冲和阶跃响应得到合理的时钟边缘噪声
。
总的
来说
，
测量和仿真的阶跃响应匹配得十分好
。
最后
，
我们看测量和仿真的谐振响应
，
这显示在图
10-45
中
。
硬件使用
533MHz
的时
钟来驱动
。
时钟波形被
33MHz
的门控
（
调制
）
以实现谐振峰值的最大激励
。
8
个时钟周期