PDN设计之电源完整性 (史密斯).pdf - 第403页
第 10 章 PDN 设计的 实 用 方法 387 如果 这 些不 能 提 供 足 够 的阻 尼 （ q 因子太大 ） ， 我 们 能 有 目的 地安 置 与 片 上 电 容 串 联的 电阻 来增 加 阻 尼 ， 吸 收 谐 振 功 率 。 PDN 谐 振 计算 器 的第 49 〜 53 行 ， 正如 表 10-8 所 示 ， 描 述 了 它 们 的 q 因子 和 阻 尼 。 峰 1 （ Bandini 山 ） 是最 重要的阻 抗峰 ，…
386
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
可使
PDN
阻抗平坦
。
使用附加的谐振环路
，
阻抗峰变得模糊接近
，
形成期望的平坦阻抗曲线
。
当这个发生
时
，
PRC
系统水平的电子数据表变得作用不大
，
你应该使用电路仿真来评估
PDN
。
提示
不管
PDN
其余部分的平坦度
，
通常为了考虑经济方面的原因
，
在片上电容和下
一个电容分支之间存在
Bandini
山
，
这样就在泵回路电感和片上电容之间设置了
一个谐振
。
PRC
电子数据表很好地指出了这个最重要的阻抗峰和它对瞬时电压
仿真的影响
。
10.
10
阻尼和
q
因子的重要性
来自
PDN
功率损耗的阻尼常是得到好的模型-硬件关联性的最困难的一部分
。
正如在第
8
章讨论的那样
，
我们能测量或者从片上晶体管层面电路的
SPICE
模型中确定片上电容
。
我们可由近似或者
3D
场求解器来估算电感
。
经过一些努力
，
利用测量谐振频率
，
我
们能估算和核定
PDN
的电感和电容元素
。
本节聚焦于损耗
、
阻尼和
g
因子
。
这是很重要
的
，
因为它决定了阻抗峰值高度
，
它简单地是特性阻抗和
q
因子的乘积
：
Zpeak
=
q
因子
X
Z
。
(10-
34)
注意
：
峰值阻抗直接正比于
q
因子
。
q
因子越大意味着峰值阻抗越高
，
这是不希望得
到的
。
通常我们寻求较低的
q
因子
，
以保持低的峰值阻抗
。
我们确定
4
个主要的阻尼源
，
如图
10-
9
所示
。
•
泄漏
•
负载损耗
•
片上电容的
ESR
•
泵回路电阻
电压调整模块
<
0
0
0
1
图
10-9
识别由
q
因子
、
泄漏
、
负载损耗和片上电容的
ESR
贡献的
4
个阻尼源的电路模型
第
10
章
PDN
设计的实用方法
387
如果这些不能提供足够的阻尼
（
q
因子太大
）
，
我们能有目的地安置与片上电容串联的
电阻来增加阻尼
，
吸收谐振功率
。
PDN
谐振计算器的第
49
〜
53
行
，
正如表
10-8
所示
，
描述了它们的
q
因子和阻尼
。
峰
1
（
Bandini
山）
是最重要的阻抗峰
，
所以聚焦在这里
。
我们一一计算
，
评估和仿真这些独
立因素对
q
因子的贡献
。
这使我们能确定和定量这个占据统治地位的
q
因子
。
这很重要,
因为当控制了整个
q
因子后
，
它帮助我们聚焦于最有效的领域
。
表
10-8
显示从
4
个不同的源
，
为
Bandini
山计算
q
因子的
PRC
电子数据表
25
类型
峰值分析
环路
1
（
峰
1
）
环路
2
（
峰
2
）
环路
3
（
峰
3
）
49
结果
q
因子
（
与贡献者组合在一起
）
2.5
2.4
4.0
50
结果
泄漏引起的
q
因子
9.
1
39 39
51
结果
负载损耗的
q
因子
5.
5
23.
3
23.
3
52
结果
片上电容的
ESR
的
q
因子
15
—
—
53
结果
环路电阻
（
排除
ODC
的
ESR
）
q
因子
24
2.9
5.
5
为了定量单独的
q
因子
，
我们必须确定损耗机制究竟是与谐振电路串联还是并联的
。
为了评估几个损耗机构的恰当的
q
因子
，
首先必须识别谐振回路
。
Bandini
山峰来自片
上电容与泵回路电感的谐振
。
谐振机制涉及一些周期内以电压形式存储在片上电容的电场
能量
。
然后
，
在另外一些周期
，
电流流动并且转移一些电场能量成为回路中的磁场能量
。
因为电流围绕这个回路流动
，
所以它是串联电路
。
损耗机制来源于电流通过串联回路的电
阻
，
我们的损耗机制中有两个属于这种
。
我们把它们分成与片上电容
ESR
有关联的芯片损耗和组成串联路径其余部分的泵回路
电阻损耗
。
回路包括铜材料电阻
、
趋肤效应损耗和片上电容的
ESR
。
以这样的形式分开,
我们能将其分为芯片损耗和封装/印制板损耗
。
当电阻性损耗项与电抗元件并联时
，
q
因子为
：
%
=
*
（
10-35
）
式中
，
心是每个来源的
q
因子
；
Zo
是回路特性阻抗
；
R
〃是损耗机制中的等效并联电阻
。
当电阻性损耗项与电抗元件串联时
，
谐振电流通过电阻流动
，
q
因子为
：
2=
含
（
10-36
）
式中
，
q
〃是每个来源的
q
因子
；
Zo
是回路特性阻抗
；
R
”
是损耗机制中的等效串联电阻
。
泄漏元件的并联电阻
（
电导
）
是与谐振电路的电容和电感并联的
。
与泄漏损耗相关的
q
因子简单地为泄漏电阻除以
Zo
。
由于泄漏电流与
PDN
电压有三次方关系
，
所以我们必须使
用规定
PDN
电压下的动态电阻
（
斜率
）
来评估
：
Zo
Crleakage
Zo
式中
，
.
是来自并联管芯上的漏电阻的
q
因子
；
Zo
是
Bandini
山的特性阻抗
；
R-kage
是片
上泄漏电阻的等效并联电阻
；
Geakage
是泄漏电阻的电导
。
388
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
负载电导也是与谐振回路并联的
。
与负载损耗关联的
q
因子是负载电阻除以
Z
。
。
会
=
攀
=
（
10-38
）
Gload
No
式中
，
q
2
是来自并联负载上损耗电阻的
q
因子
；
Z
。
是
Bandini
山的特性阻抗
；
R°ad
是负载
损耗电阻的等效并联电阻
；
Gid
是负载损耗电阻的电导
。
被芯片电路拉出的电流越高意味着
PDN
负载电流越大和越小的并联电阻
，
结果是有
越小的
q
因子
。
这是重要的损耗机制
。
PDN
中流动的电流越大
，
q
因子越小
。
芯片上的串联电阻和相互连接安装的回路串联电阻是串联的
，
它们的
q
因子是
：
=
Z
。
R
ODC-ESR
Zo
R
loop-
ESR
(10-39)
和
以
=
式中
，
是片上电容的
ESR
的
q
因子
；
g
4
是芯片贴装封装引线回路串联电阻的
q
因子;
Zo
是回路的特性阻抗
；
RoDC-ESR
是片上电容器的电阻的等效串联电阻
；
R18TESR
是芯片封
装安装回路的等效串联电阻
。
现在
，
已经评估了与独立损耗机制关联的
q
因子
，
我们需要合并它们
，
得到总的
q
因
子
。
q
因子的行为像电阻器并联
。
总的
q
因子是
1
除以
q
因子倒数的总和
。
这意味着最小
值的
q
因子占据统治地位
：
^
1111
（
10
一
4
。
）
...
-
I
------
十
一|
------
•••
Qi
%
心
q4
看表
10-8
中的
q
因子的值
，
负载阻尼最小的占据统治地位
。
对于
q
因子
，
第二个贡献
者是泄漏
。
当在频域仿真阻抗峰时
，
这两个损耗机制常是被忽略的
，
然而它们是最具有影
响的
。
在这个例子的频域仿真中
，
如果不包括负载损耗和泄漏损耗
，
那么我们就忽略了两
个最重要的损耗机制
。
提示
对于
PDN,
两个最占据统治的损耗源和低的
q
因子是有意向负载损耗和泄漏电
流
，
一种是无意向的
PDN
电流
。
然而
，
这两项常在
PDN
仿真中被忽略
。
图
10-10
所示为使用
PRC
电子数据表中有相同参数的三峰
PDN
的频域仿真
。
峰
1
（
Bandini
山
）
是最突出的
，
为
44MHz
。
我们是在有和没有负载的情况下实现仿真的
，
负载
是用
PDN
谐振计算器的关系建立的
。
在仿真中
，
我们选择
3
个不同的负载条件来说明负载损耗对
q
因子和阻抗峰高度的重
要性
：
・
无负载阻尼
•
最大电流负载
9A
•
最大瞬时电流
8A
、
1A
时的泄漏电流和
50%
的占空比
首先考虑没有负载阻尼的阻抗曲线
，
这个阻抗曲线最高
，
峰值为
0.163
。
。
表
10-9
给
出了计算的
q
因子和在较高
q
因子情况下的预期阻抗峰值参数
。
我们强制负载损耗的
q
因
子为
1000,
使它在
q
因子的计算中为不重要的贡献者
。