PDN设计之电源完整性 (史密斯).pdf - 第384页
368 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 2 . 电 源 和 地 路 径 靠近 在 一 起 。 3 . 导 体做 得宽 。 当实 现 PDN 的电 源 - 地 相 互 连 接时 ， 作为 实 践 基 础 ， 这 些 设计目 标 会 转 变为 4 个 重要 的设计 指导方 针 ： 1 . 所有 通 孔 进 入 焊 盘 来对 印制 板 附 加 电 容 器 ， 或 通 孔尽 可 能靠近 焊 盘 …
第
10
章
PDN
设计的实用方法
367
在所有
PDN
阻抗曲线中
，
最重要的峰通常是由片上电容和封装引线电感引起的称为
Bandini
山的峰
。
与芯片上面金属化有关的残留串联电阻和封装电感器的串联电阻共同贡献
给电路中的电阻
。
此外
，
CMOS
电路中的非线性开关贡献并联电导项损耗
，
这增加了有效阻尼和降低了
q
因子
，
因而增加了设计裕度
。
提示
减小
Bandini
山峰值阻抗最有效的方法是增加片上电容
，
减小峰值串联电感和增
加阻尼电阻
。
提示
也可利用半导体供应商
，
选择加入封装面上电容器的芯片
。
加入封装面上的去耦电容器使
Bandini
山分裂为两个峰
。
封装面上的去耦电容器的优
点是存在两个峰值低于原来
Bandini
山峰值的可能性
。
通常
，
为
OPD
选择足够大的电容,
能降低较低频率处的峰值
。
通过减小
OPD
的安装电感和控制它的
ESR,
也降低了较高频
率处的峰值
。
印制板面的
MLCC
电容器元件附加于封装引线电感上
，
使峰更高
。
当我们在印制板上
使用有限数目的电容器时
，
只要优化容量值
，
存在降低
Bandini
山峰值的可能性
，
所以它
们的自谐振频率扩展到
Bandini
山峰以上
。
提示
若没有封装面上的去耦电容器
，
优化印制板面的电容器容量也能降低
Bandini
山峰值
。
这个方法需要详细知道所有的参数值
，
它对印制板面去耦电容器的精确数值和它们的
安装电感很灵敏
。
提示
印制板面
PDN
的一种普遍性和更具鲁棒性的设计策略是选择多种电容器容量,
以使它们得到的阻抗曲线是平坦的
，
从
Bandini
山各方面看它是电阻性的
。
在缺乏封装电容器的情况下
，
平坦的印制板阻抗曲线像电阻器
，
并为
Bandini
山提供
阻尼
。
对于这种策略
，
必须满足两个重要的条件
，
Bandini
山的特性阻抗必须小于目标阻抗
和印制板平坦阻抗曲线必须接近
，
但是低于目标阻抗
。
从芯片观点看到的
PDN
上的每个阻抗峰基本上会受到与每个
PDN
元素有关的回路电
感的限制
。
提示
为实现最低的峰值阻抗和最低的电压噪声
，
使系统中每个元素有最低的回路电感
。
通常
，
减小电源-地相互连接结构的回路电感的
3
个设计目标是:
1.
导体做得短
。
368
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
2
.
电源和地路径靠近在一起
。
3
.
导体做得宽
。
当实现
PDN
的电源-地相互连接时
，
作为实践基础
，
这些设计目标会转变为
4
个重要
的设计指导方针
：
1
.
所有通孔进入焊盘来对印制板附加电容器
，
或通孔尽可能靠近焊盘
。
2
.
为减小分布电感
，
在邻近电源和地平面之间使用薄介质
。
当使用薄介质时
，
电容器
的封装是接近二阶的
。
3
.
在分层中
，
安排邻近电源和地平面尽可能地靠近安装元件的表面
。
4
.
在电源-地的相互连接中
，
尽可能地使用多的并行途径
。
对于电源-地的相互连接
，
这些是最重要的设计指导方针
，
会产生鲁棒性的
PDN
。
10.3
为探索设计空间引入的电子数据表格
探索设计空间的第一步是利用工程判断
、
经验规则和作简化近似
，
正如前节概述的那
样
。
下一个层面的分析是使用电子数据表格
，
探索所有设计参数的互连程度
。
通常的情况是
，
在一个面上改善的性能意味着另一层面的性能降低或者增加价格
。
这
个常常被称为
“
非故意结果定理
”
，
或者
“
打雕鼠
”
问题
。
电子数据表格
，
对于探索设计空
间和处理平衡设计折中的重要任务是有用的工具
。
在本节
，
我们介绍电子数据表格和几个研究案例
。
然后我们推进更准确的仿真
。
接着
将其与电路仿真进行比较
，
说明电子数据表格的准确性
，
并比较仿真预测与测量结果
。
提示
遵循一般设计指导方针
、
使用电子数据表格优化参数
、
在电路仿真中最终核实
性能
，
这
3
种途径的组合是强有力的解决问题方法
，
能很快地和有效地集中于
性价比和鲁棒性
PDN
问题的解决
。
我们能把
PDN
设计分离为输入设计参数和来源于分析的预测性能指标
，
这适合电子
数据表格分析口兀我们已经结合重要的输入参数和在本书中介绍的
PDN
关系
，
构成了一
个简单的电子数据表格来估算性能指标
。
表
10-1
所示为完整的电子数据表格
。
它能最好地
使用分选
、
规划和优化的
PDN
设计
。
从测量数据来看什么样的
PDN
数据是必需的和建立
模型-硬件的相关性这种反向工作是非常有用的
。
它不是证实工具
，
也不是以任何艺术品或
者设计数据为基础的
。
表以电子数据表格显示的完整
PDN
响应计算器
，
它包含顶层输入部分
、
谐振环和提取的指标
1
类型
PDN
参数
数值
单位
2
输入
电压
1.00
V
—
一
3
输入
最大消耗电流
10.0
A
一
—
4
输入
最小消耗电流
（
有时钟
）
2.0
A
一
—
5
输入
泄漏电流
（
没有时钟
）
1.
0
A
—
—
6
结果
最大动态电流
9.0
A
—
一
7
结果
最小动态电流
1.0
A
—
—
第
10
章
PDN
设计的实用方法
369
（
续
）
类型
PDN
参数
数值
单位
8
结果
AC
容差
5.
00
%
— —
9
结果
瞬时电流
8.
0
A
—
—
10
结果
AC
目标阻抗
6.
3
mQ
—
—
11
输入
DC
容差
1.00
%
一
—
12
结果
DC
目标阻抗
1.00
mQ
—
—
13
时钟边缘噪声
（
0
次下垂
）
—
一
—
—
14
输入
时钟频率
2
000
MHz
—
—
15
结果
每周期电荷
4.
5
nCoul/
周期
—
—
16
结果
负载开关电容
4.
5
nF
— —
17
结果
开关因子
4.5
%
—
—
18
芯片
—
—
—
一
19
输入
片上电容
100
nF
—
—
20
结果
基于时间常数
250ps
60%
的
R_
芯片
1
1.5
mQ
—
—
21
结果
基于时间常数
250ps
40%
的
R_
芯片
2
1.0
m
。
—
—
22
R
一泄
漏假设
L
泄漏
*
Vdd
A
3
—
—
—
—
23
结果
利用
Vdd
和匚泄漏计算的
。
1
—
—
—
24
结果
Vdd
处的
dVdd/dI_
泄漏,
R
（
斜率
）
333
mQ
—
25
类型
峰值分析
环路
1
（
峰
1
）
环路
2
（
峰
2
）
环路
3
（
峰
3
）
单位
26
提取
封装串联电感
29
—
pH
27
提取
在电源电流路径中的
R_
封装
0.
403
一
—
mQ
28
提取
在谐振频率
（
额外
）
处的交流的
R
一封装
0.430
—
一
m
。
29
提取
印制板串联电感或
VRM
19
96
10
000
pH
30
提取
在电源电流路径处的直流的
R
0.
043
0.
97
0.
2
mH
31
提取
在谐振频率
（
额外
）
处的交流的
R_
印制板
0.
060
0.
0
—
m
。
32
输入
板上电容器的数目
10
6
—
一
33
分立电容器参数
（
部分环路
）
—
一
—
一
34
输入
电容
1.0
22
—
m
F
35
结果
ESR
10.
3
4.
3
—
m
。
36
结果
与电容体积有关的部分电感
600
1200
—
pH
37
电容器的安装特性
（
部分环路
）
—
—
—
—
38
提取
来自通孔的安装电阻
0.
778
3.892
—
m
。
39
输入
水平焊盘或迹线电感
1
1
一
pH
40
提取
通孔的垂直电感
372
1861
—
pH
41
并联安装的电容器环路特性
—
—
— —
42
结果
电容
10
000
132
000
—
nF
43
结果
电阻
0.
6
1.4
—
m
。
44
结果
电感
84
510
—
pH
45
结果
谐振环路电容
99.
0
9382
142
100
nF
46
结果
谐振环路电阻
（
排除
ODC
的
ESR
）
1.
584
2.
954
1.573
m
。
47
结果
谐振回路电感
132
690
10
510
pH
48
结果
谐振时的电抗
Z
。
36
8.6
8.
6
mQ
49
结果
q
因子
（
与贡献在一起
）
2.
5
2.
4
4.0
—