PDN设计之电源完整性 (史密斯).pdf - 第85页
第 3 章 低 阻 抗测 量 69 当在 两 对焊点 之 间进行 测 量 时 ， 可以 直 接根据插 入 损 耗的 S21 来 解释 传 输阻 抗 。 端 口 2 的电 压与 端 口 1 的 50 。 源 阻 抗 的电阻 分压 网络 、 电路网络的等 效 串 联 和 并 联电阻 ， 以及 端 口 2 的 50 。 阻 抗有 关 。 对 于 特 定 的 探测焊点 ， 电 压分压 网络 导 致 从 端 口 1 到 端 口 2 的 VNA 信…
68
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
(
C
)
定 幅 尾
骷
挑
£
耳 闻
o
o
o
o
O
0
8
6
4
2
(
C
)
比 国 栋
用
0.008
-
0.006
-
0.004
0.002
-
0.010
1
1E9
3E9
1E6
1E7
1E8
1E9
3E9
频率
(
Hz
)
(
)
驾睡蛔
E6
7
E1
1
-2
E1
1
1E6
1E7
1E8
频率
(
Hz
)
.
0.000
1E9
3E9
8
E
-
图
3-41
在每个频率点计算出的提取阻抗的
R
、
L
和
C
值以及阻抗的实部和虚部
在这两种方法中获得的
70mV
的电阻值都是由
Vdd
和匕
s
在芯片网格上的传播电阻以及片
上电容的分流电阻进行组合得到的
。
图
3-42
展示了片上分布式电容和电阻固有的
3D
特性
⑸
。
36
芯片帽
图
3-42
分布式片上电容
、
并联电阻以及电源和地轨的扩散阻力的说明
。
该网络
在不同的焊点位置被探测
在这个例子中
，
大约在
100MHz
的情况下
，
阻抗呈现电阻性
。
造成这种特性的电阻元
件在近似电路网络中被识别出
。
在高频时
，
与对应的并联电阻相比
，
分布式电容具有低阻
抗
，
而相互碰撞的电路网络几乎是纯电阻性的
。
第
3
章低阻抗测量
69
当在两对焊点之间进行测量时
，
可以直接根据插入损耗的
S21
来解释传输阻抗
。
端口
2
的电压与端口
1
的
50
。
源阻抗的电阻分压网络
、
电路网络的等效串联和并联电阻
，
以及端
口
2
的
50
。
阻抗有关
。
对于特定的探测焊点
，
电压分压网络导致从端口
1
到端口
2
的
VNA
信号衰减到-
50dB
。
如果端口
2
从端口
1
移动到更远的地方
，
那么在电源和接地网之间就会有更多的电导
和串联电阻
，
这都会在
2
号端口中产生较低的电压和更大的衰减
。
传输阻抗的下降表现为
较低的电阻
。
将转换阻抗和提取的等效电阻解释为对芯片网格的串联阻尼电阻是不正确
的
。
它是并联和串联电阻组成的复合值
。
其值的本质是一个三维的平面效应
。
这是一个普遍问题
，
通常发生在分布式结构双端口
PDN
测量中
。
我们必须使用两个端口和
插入损耗
S21
来解释阻抗
，
因为一个端口和
Sn
在高频的低阻抗测量中不能很好地工作
。
但是双
端口测量实际上是插入损耗的测量并给出一个马
】
值
（
这是一个传输阻抗
）
。
在双端口测量中总
会存在一定数量的衰减
。
这有时被称为空间衰减
，
不应被解释为低阻抗
。
在对分布式平面结
构的所有
PDN
双端口测量的解释中
以
61,
应考虑插入损失
，
它也称为互阻抗和空间衰减
。
提示
对分布式结构传输阻抗的测量进行解释是很困难的
，
特别是当涉及串联和并联
限抗时
。
在没有使用三维分布模型将测量的传输阻抗与模拟传输阻抗进行匹配
的情况下
，
只可能进行粗略的解释
。
从
PDN
谐振的角度来看
，
这种等效的片上分布式电阻是很好的
，
因为它有助于在并
联谐振中抑制峰值阻抗
。
然而
，
对于
PDN
谐振
，
由于封装金属层有更低的电阻所以这种
电阻被缩小了
。
封装金属层通过在其表面分布的许多凸起连接到芯片上
，
并提供另一层互
连层
，
以结合分布式的片上电容
。
现在我们从
“
片上碰撞
”
移到
“
封装焊球
”
。
当通过封装检测到芯片时
，
必须根据组合结
构对阻抗进行解释
。
图
3-43
展示了通过封装探测芯片的两种方法
。
研究相同的封装焊球
研究不同的封装焊球
图
3-43
通过单个的球对或两个球对从封装焊球中探测芯片
PDN
的两种方法
。
在这两种情况
下
，
芯片
PDN
都有封装
PDN
阻抗作为它的一部分
当端口
1
和端口
2
的探针在封装上接触相同的球对
，
并观察到芯片时
，
封装焊球和初始
的封装孔电感被包含在
DUT
中
，
并且是串联阻抗的一部分
。
当两对
VNA
的探针接触到两个
不同的封装焊球时
，
一些封装
PDN
是通向芯片的阻抗路径的一部分
，
也被认为是夹具的未校
准部分
。
DUT
从封装动力平面开始
，
在那里
，
端口
1
和
2
第一次相遇
。
单球对的电感和电阻
70
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
已经从测量中移除了
。
这很好
，
因为这样测量更接近于片上电容
，
但也需要详细的解释
。
我们测量了双端口的
S
参数
，
以探测配置和计算阻抗
。
图
3-44
显示了在这两种情况下
的测量阻抗
。
图
3-44
用双端口技术测量了片上
PDN
的阻抗
，
通过两个不同的焊球对连接来探测封装
在低频下
，
阻抗是由片上电容决定的
，
无论是从片上碰撞还是从封装球中测量
，
都是
一样的
。
在高频时
，
从电感和电阻结构的角度对阻抗进行解释比较复杂
。
从封装球中可以看到
，
高频阻抗与封装体和芯片的复合结构有关
。
封装平面具有较高
的电感
，
但却有较低的电阻
。
芯片具有较低的电感
，
但具有较高的电阻
，
这与芯片的电力
网有关
。
这个封装和芯片是并联的
，
因为
PDN
电流可以通过任意路径传递给电路负载和
片上电容
。
由于探测器位置的不同而使其变得更加复杂
。
这种复合结构在本质上是一种多层的三维平面互连网格
，
可以用
3D
场求解器来解释
。
然而
，
我们可以通过更细致地观察测量结果来了解得更多
。
当探测器在相同的焊球对上时
，
阻抗对封装焊球和通孔的电感和电阻是敏感的
。
DUT
到封装平面只有一个单一路径
，
而球对阻抗可能在高频测量中占据主导地位
。
当探测器在不同的焊球对时
，
阻抗对单球对的敏感度较低
，
对多层平面复合结构更敏
感
。
这两个球对从本质上来说是
DUT
的一个夹具
，
它现在从封装动力平面开始
。
正如在
3.
7
节和
3.
11
节中所演示的
，
该装置引入了测量的相位变化
。
对两个球对的端口及相对位
置进行选择对测量结果有很大的影响
。
根据阻抗曲线的形状
，
可以看到一个用于测量阻抗的简单的
RLC
电路模型
，
这并不令
人惊讶
。
图
3-45
显示了探测相同球的情况
，
RLC
模型之间的匹配
，
以及测量的阻抗
。
低频的一致性是很好的
。
对于这个封装里特定的芯片
，
这条轨道的片上电容是
79.
5nF
o
这跟图
3-41
所示的更小但物理结构不同的芯片测量到的
80.
5nF
电容很接近
。
在自谐振频率附近使用
24m
。
和
O.28nH
这两个值时
，
测量和模拟阻抗之间能得到很
好的匹配
。
在大约
100MHz
的情况下
，
测量的电感随频率降低
。
这表明
，
简单的
RLC
模
型可能不足以描述封装平面的低电阻
，
从而缩短了管芯栅极的较高电阻和较低电感
。
更多的电流可能是通过芯片的低电感和高电阻产生的
。
或者可能是高频电流并没有像
在串联谐振频率时那样去寻找低阻抗电容
。
当电流通过较少的互连以找到电容时
，
它通过
较少的片上分流电阻
。
这两种效应都会导致
ESR
频率的增加
。