PDN设计之电源完整性 (史密斯).pdf - 第376页
360 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 提 示 这 意 味 着 ： 电 源 门 控开 关 的 RC 时 间 常数 要 比 电 抗 PDN 的 时 间 常数大得多 。 电 源 门 控 的 时 间 常数 表 9-6 所 示 为与 电 源 门 开 关 电阻 和 有时开 电 容 关 联的 ， 且 由计算 得 到 的电 抗 PD N 时 间 常数 和 电阻 RC 时 间 常数 。 表 9-6 用 …
第
9
章
瞬时电流和
PDN
电压噪声
359
充电时间长
。
我们应该按照
PDN
的时间常数和
PDN
谐振频率来改变电阻的大小
，
以保证
封装电感能够从外面带入电流
，
而不是让电源门控消耗所有来自常开边电容的电荷
。
(
>
)
田 钟
土 均
图
9-44
当我们将管芯的下边部分连接到不同的串联电阻值时
，
上边轨道上的电压
。
注意:
从非芯片上的
PDN
电路来的振铃噪声
它对于常开的影响是很清楚的
，
当
1
。
开关电阻与
1m
。
开关电阻比较时
，
电源门会小
大约
16mV
o
提示
开关电阻越高
，
它拉出的涌入电流就越小
。
使用更大的电源门控电阻
，
常开
PDN
的电压行为会更好
，
电路芯片的常开部分能有正常的功能
。
图
9-45
所示为常开和有时开两边中
电源门上的电压
。
很清楚
，
有时开节点
的电压上升时间
，
正如预期的较慢
，
这
个节点具有较高的电阻
。
在常开边的噪
声和有时开边的上升时间的延时之间存
在折中
。
控制常开边电源门的
PDN
噪声和
影响有时开噪声潜在因素的关键是时间
常数
。
阻抗峰值频率决定电抗性
PDN
的时间常数
。
阻抗峰在
100MHz,
谐振
周期是
10ns
时
，
电抗时间常数是
：
SD
A
0
8
6
4
2
L
S
O.
O.
S
(A)
圉 姆 止 均
(A)
田
亚
田
彝
1
p
\
一
[
]
0
5
10
15
20
25
30
35
40
45
50
时间
(ns)
9-45
对于开关上有不同的串联电阻
，
片上常开部分
和连接有时开芯片部分的开关输出的电压噪声
1C
1
3
0
2
0
V
0
0
1
3
0
Sv
O
O
O
O
1
,
O.
S S S S
r
=
—
=
-
~~
—
=
y/LC
=
1.
58ns
(9-
52)
a>
2
兀
j
o
具有低的
q
因子(接近
1)
的几个时间常数
，
在
PDN
接近平衡之前
，
必须泄露
。
这是在
电感器中达到完全上升电流所需的时间
。
对于具有较高且接近
3
的
q
因子
，
我们必须等待
较长的时间
，
这是
3
倍谐振周期
，
在
PDN
接近平衡之前需要
3X271=18
倍时间常数
。
目标是电源门控从常开边拉出电荷足够缓慢
，
外面的
PDN
能提供电流
，
而不是从常
开电容拉出电荷
。
360
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
提示
这意味着
：
电源门控开关的
RC
时间常数要比电抗
PDN
的时间常数大得多
。
电源门控的时间常数
表
9-6
所示为与电源门开关电阻和有时开电容关联的
，
且由计算得到的电抗
PDN
时间
常数和电阻
RC
时间常数
。
表
9-6
用于估算对
PDN
其余部分匹配时间常数的电源门控开关的串联电阻的电子表格中的元素
电感
50
pH
电容
50
nF
电抗时间常数
（
LC
的平方根
）
1.58
ns
R
0.
001
0.
003
0.01
0.
032
0.
1
0.3
1
n
电阻时间常数
（
RC
）
0.
025
0.
075
0.
25
0.
8
2.5
7.5
25
ns
通常
，
电抗性
PDN
的时间常数被印制板
、
封装电感和片上电容来设置
。
这样电源门
控电路的设计就成为如何足够缓慢涌入电流的事情了
，
所以常开边的
PDN
开关电压停留
容差之内
。
图
9-45
所示的曲线和表
9-6
给我们的建议
：
应该使
RC
时间常数至少要
20
倍电
抗
PDN
的时间常数
。
在这个例子中
，
我们靠电阻来管理涌入电流
。
其他可能的方法包括
打开通过时间间隔的小开关序列
，
以得到最佳性能
。
9.21
总结
-
1
.
目标阻抗是
PDN
最重要的设计指标
。
为了更好建立目标阻抗
，
它需要关于瞬时电
流的大量知识
，
我们能在价格和性能之间进行最好的折中
。
2
.
当要得到准确的由
PDN
拉出的瞬时电流是不可能时
，
作为一种粗略的近似
，
使用
等于最大电流一半的值是一个合理的起点
。
3
.PDN
拉出的电流是由消耗在每个时钟边缘的电流脉冲
（
电荷
）
组成的
。
我们看到了
PDN
电压在芯片电源电压上对这些电流脉冲的响应
，
但是这通常在印制板层面被片上电容
和封装引线电感滤除成为较缓慢上升边缘的瞬时电流
。
4
.
芯片上的电压噪声不是被
Ldz
/
山
驱动的
，
而是被片上去耦电容的电压下垂所驱动
。
产生的
V/L
驱动通过
PDN
电感部分的由/山
。
大的
di
/8
与低的电感关联是好事情
，
因为
它可恢复片上电容耗尽的电荷
，
减小
PDN
噪声的持续时间
。
5
.
3
种电流波形证明了规定情况下基本的
PDN
噪声曲线
：
单一时钟边缘噪声
、
阶跃响
应和周期性谐振响应
。
我们使用简单的
PDN
模型预测了
PDN
响应对这些
3
种电流负载的
特性
。
6
.
控制有裕度或合理鲁棒性
PDN
的重要条件是保持任何峰的特性阻抗低于目标阻抗
。
这保证阶跃瞬时电流的电压响应永远不会超过
PDN
的容差指标
。
7
.
对于充分鲁棒性
，
峰值阻抗应该不超过目标阻抗
。
为了有裕度的鲁棒性和高性价比
的
PDN,
特性阻抗应该不超过目标阻抗
。
8
.使用开关电容器负载模型好于恒流源
。
它拉出的电流正比于
PDN
电压和提供的阻
第
9
章
瞬时电流和
PDN
电压噪声
361
尼
。
我们能使用开关电容器负载探索很多有侵略条件的
PDN
响应
，
如时钟门控
、
时钟吞
咽
、
频率管理和电源门控
。
9
.
虽然恶劣波是一个有兴趣的现象
，
但它们的可能性非常低
。
若有控制平坦的阻抗曲
线
，
或至少有低
q
因子的峰
，
则恶劣波是建立不起来的
。
它们仅在对
PDN
要求有极端高可
靠性时需要考虑
。
10
.
电源节省技术(如时钟频率调制
，
吞咽时钟脉冲和片上门控区域)
，
通过增加瞬时
电流
，
对
PDN
施加压力
。
由这些技术提供的较低功率消耗
，
需要较低的
PDN
阻抗
。
它们
要么来自价格昂贵的
PDN
设计
，
要么有
PDN
噪声超过容差要求的较高风险
。
参考文献
[1]
L.
D.
Smith,
''Decoupling
capacitor
calculations
fbr
CMOS
circuits,
M
in
Proceedings
of
1994
IEEE
Electrical
Performance
of
Electronic
Packaging,
1994,
pp.
101-105.
[2]
L.
D.
Smith,
R.
E.
Anderson,
D.
W
Forehand,
T.
J.
Pelc,
and
T.
Roy,
“
Power
distribution
system
design
methodology
and
capacitor
selection
for
modem
CMOS
technology,
M
IEEE
Trans.
Adv.
Package
vol.
22,
no.
3,
pp.
284-291,
1999.
[3]
L.
Smith,
S.
Sun,
P
Boyle,
and
B.
Krsnik,
“
System
power
distribution
net
work
theory
and
performance
with
various
noise
current
stimuli
including
impacts
on
chip
level
timing,
M
in
Custom
Integrated
Circuits
Conference,
2009.
CICC
'09.
IEEE,
2009,
pp.
621-628.
[4]
S.
Sun,
A.
Corp,
L.
D.
Smith,
and
P.
Boyle,
u
On-Chip
PDN
Noise
Characterization
and
Modeling,in
Santa
Clara,
CA,
DesignCon,
2010,
no.
408,
pp.
1-21.
[5]
L.
Smith,
“
System
Power
Integrity,in
Santa
Clara,
CA,
DesignCon,
2015.
[6]
A.
Waizman
and
C.-Y
Chee-Yee
Chung,
“
Resonant
free
power
network
design
using
extended
adaptive
voltage
positioning
(EAVP)
methodology,
M
IEEE
Trans.
Adv.
Package
vol.
24,
no.
3,
pp.
236-244,
2001.
[7]
X.
Hu,
P
Du,
and
C.-K.
Cheng,
"Exploring
the
rogue
wave
phenomenon
in
3D
power
distribution
networks/
in
Epeps,
2010,
pp.
57-60.
8
9
10
[8]
X.
Hu,
P.
Du,
J.
F.
Buckwaiter,
and
C.-K.
Cheng,
“
Modeling
and
analysis
of
power
distribution
networks
in
3-D
ICs/'
IEEE
Trans.
Very
Large
Scale
Integr.
Sy
st.,
vol.
21,
no.
2,
pp.
354-366,
Feb.
2013.
[9]
X.
Hu,
P.
Du,
S.-H.
Weng,
and
C.-K.
Cheng,
u
Worst
case
noise
prediction
with
nonzero
current
transition
times
fbr
power
grid
planning/
5
IEEE
Trans.
Very
Large
Scale
Integr.
Sy
st.,
vol.
22,
no.
3,
pp.
607-620,
Mar.
2014.
[10]
S.
Smith,
Larry
Sarmiento,
Mayra
Tretiakov,
Yuri
Sun,
Shishuang
Li,
and
Zhe
Chandra,
4<
PDN
resonance
calculator
for
chip,
package
and
board,
“
in
Santa
Clara,
CA,
DesignCon,
2012.