PDN设计之电源完整性 (史密斯).pdf - 第450页
434 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 第 30 和 31 行 所 示 为 时 钟频率 在 266MHz 和 533MHz 时 的计算目 标 阻 抗 ， 分别为 6. 9m 。 和 3.4m 。 。 目 标 阻 抗 远 低于 特 性 阻 抗 （ 15.4mO, 第 17 行 ） 和 阻 抗峰 值 （ 25.9m 。 ， 第 29 行 ） 。 看 到与 阶跃 和 谐 振 响 应 相 关 联…
第
10
章
PDN
设计的实用方法
433
路电阻上升到
4
・
35m
。
。
使用额外的阻尼
，
仿真的峰-峰值谐振波形是
584mV,
这与测量的
577mV
和电子数据表中的
588mV
都很匹配
。
这个或多或少是人为的
，
但对于实现损耗
、
q
因子和阻抗峰值是合理的
，
系统必须产生测量的波形
。
10.23
PDN
阻抗测量和电压特征的仿真总结
在表
10-19
中
，
我们总结了测量数据
、
输入
、
PDN
参数计算和仿真结果
，
它是
PDN
谐振计算器的格式
。
我们使用假设简单的
PDN
拓扑的计算参数来形成
ADS
仿真结果
。
表
10-19
与
Altera
测试芯片
、
瞬时电流和
PDN
特性关联的抽取输入项的总结
FPGA
PDN
例子
测量
输入
计算
仿真
单位
1
Vdd
1.
1
1.
1
—
—
V
2
泄漏电流
3
3
一
一
A
3
在
266MHz
时的总电流
11
11
—
—
A
4
在
533MHz
时的总电流
19 19
—
—
A
5
/clock
533 533
—
—
MHz
6
时钟边缘噪声
（
脉冲响应
）
105
108
一
—
mV
7
谐振频率
33
33
一
33.
11
MHz
8
/
cIk
=
266MHz,
100ns
时的印制板下垂
一
一 一
—
mV
9
在
266MHz
时的动态电流
一
一
8
—
A
10
在
533MHz
时的动态电流
—
一
16
一一
A
11
每个时钟周期的电荷
（
9
cycle
）
—
一
30
—
nC
12
开关电容
一
一
27
—
nF
13
不开关的电容
—
—
286
一
nF
14
片上电容
—
一
313
—
nF
15
开关因子
一
—
10%
一
—
16
PDN
回路电感
—
—
74
一
pH
17
PDN
Z
o
一
一
15.4
15.4
mQ
18
印制板回路电阻
—
—
3.
75
一
mQ
19
小球/插口电阻
一
0.
6
一
—
mQ
20
泵回路电阻
一
一
4.
35
—
mQ
21
Vdd
上泄漏的有效电阻
—
—
122
—
mfl
22
16A
响应的负载电阻
一
—
138
—
mfl
23
芯片电阻
—
一
0.
80
—
mQ
24
泵回路的
q
因子
一 一
3.
54
3.
05
—
25
泄漏的
q
因子
一
一
7.9
7.5
—
26
负载的
q
因子
—
—
8.9 8.8
—
27
ODR
的
q
因子
—
一
19.3
20.
7
—
28
组合的
q
因子
一
一
1.
75
1.
68
—
29
阻抗峰值
一
—
26.
9
25.
9
mH
30
在
266MHz
时的
Z_target
一 一
6.9
—
mQ
31
在
533MHz
时的
Z_target
一
—
3.4
—
mH
32
阶跃响应下垂
146
—
123
150
mV
33
谐振峰-峰值噪声
577
—
548
584
mV
434
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
第
30
和
31
行所示为时钟频率在
266MHz
和
533MHz
时的计算目标阻抗
，
分别为
6.
9m
。
和
3.4m
。
。
目标阻抗远低于特性阻抗
（
15.4mO,
第
17
行
）
和阻抗峰值
（
25.9m
。
，
第
29
行
）
。
看到与阶跃和谐振响应相关联大的下垂后
，
可认为这种情况是预期可见的
。
芯片-封装-
印制板不是为处理大电流和瞬时电流设计的
，
这个大电流已经在试验中测量到
。
这个
FPGA
已经远离它的正常工作区域
。
第
28
行显示的
q
因子
（
1.68
）
不是非常高
，
对大多数标准而言
，
这个
PDN
有好的阻
尼
。
在初始的文献中
，
仿真的
q
因子是
3.
9,
阻抗峰值是
63mO
。
看来
，
这时一些阻尼机制
（
即泄漏和负载损耗
）
没有被考虑进去
。
这里的计算和仿真结果显示
q
因子和峰值阻抗实际
上要小得多
。
提示
这个练习清楚说明测量和描述
PDN
的重要性
。
实际系统通常比初始预测的具有
更多的损耗和阻尼
。
本节已经证明了如何使用一些时域测量来估算简单
PDN
拓扑的参数
。
需要测量的有
以下几个参数
。
•
PDN
电压
•
泄漏电流
•
几个时钟频率下的电流
•
脉冲响应
•
谐振频率
脉冲响应是关键
，
因为我们能测量时钟边缘下垂
，
从中推断具有的片上电容
。
我们能测量谐振频率的周期
，
它可引导电感计算
。
这样就可以得到足够好的脉冲和阶
跃响应仿真结果
。
对于谐振响应
，
我们必须放入比简单测量稍微多一些的阻尼
。
如果设置有用
，
那么我
们可测量从芯片泵到印制板平面的电压下垂
，
得到这个电阻的准确数值
。
提示
本节已经证明了实际的做法
，
逆向处理目前的
PDN
以找到很多主要的参数
。
10.24
总结
1
.
PDN
设计实际上是管理阻抗曲线的峰值
。
2
.
每个峰值有
3
个术语特征它
：
谐振频率
、
特性阻抗和
q
因子
。
3
.
3
个重要的
PDN
电流波形告诉我们
，
关于
PDN
电压响应电源完整性工程师需要知
道的每一件事情
：
时钟边缘脉冲响应
、
瞬时电流阶跃响应和谐振方波电流响应
。
如果你知
道这些电压响应
，
那么你就可以描绘期望的
PDN
性能
。
4
.
我们可以在电子数据表上用一阶方式描述这些重要特性
，
并容易地探索设计空间
。
在
PDN
设计中
，
这是适当的起始点
。
最重要的好处是它可快速地指出影响峰值阻抗的主
要设计特征
，
评估期望的
PDN
性能
。
第
10
章
PDN
设计的实用方法
435
5
.
电子数据表的简单解析近似能与电路仿真中的电压特性得到基本的一致
，
确认电子
数据表是开始分析过程的最好方法
。
6
.
选择印制板上面的电容器是有好处的
。
附加有足够低电感的电容器
，
使电容器安装
电感仅是
Bandini
山回路电感的一小部分
。
7
.
优化电容器的容量
，
对
Bandini
山附加一些阻尼
。
8
.
附加封装上去耦
（
OPD
）
电容器是减小
Bandini
山峰值阻抗的高性价比的方法
。
9
.
虽然一个阻抗峰值永远不能低于它的特性阻抗
，
但通过增加阻尼
，
接近这个值是可
能的
。
对
Bandini
山阻尼的大贡献者常常是负载电流
。
10
.
当我们对真实的
FPGA
系统应用
PDN
谐振计算器模型时
，
芯片焊盘上的测量电压
波形与仿真预测的一致性非常好
。
参考文献
[1]
S.
Smith,
Larry
Sarmiento,
Mayra
Tretiakov,
Yuri
Sun,
Shishuang
Li,
and
Zhe
Chandra,
4
（
PDN
resonance
calculator
for
chip,
package
and
board,in
Santa
Clara,
CA,
DesignCon,
2012.
[2]
J.
D.
Kraus,
Electromagnetics,
4th
ed.
McGraw-Hill,
1992.
[3]
L.
Smith,
S.
Sun,
P.
Boyle,
and
B.
Krsnik,
“
System
power
distribution
network
theory
and
performance
with
various
noise
current
stimuli
including
impacts
on
chip
level
timing,in
Custom
Integrated
Circuits
Conference,
2009.
CICC
V9.
IEEE,
2009,
pp.
621-628.
[4]
S.
Sun,
A.
Corp,
L.
D.
Smith,
and
P.
Boyle,
“
On-chip
PDN
noise
characterization
and
modeling/
5
in
Santa
Clara,
CA,
DesignCon,
2010,
no.
408,
pp.
1-21.
[5]
B.
Young,
Digital
Signal
Integrity.
Upper
Saddle
River,
NJ:
Prentice-Hall,
2001.