PDN设计之电源完整性 (史密斯).pdf - 第287页
第 8 章 PD N 生 态学 271 /Ban di ni CMH z ] = __________ 159 ， CoDc [nF] 义 Lp ac kage [nH] 二 一 = 45MHz ， 50nF 义 0. 25nH (8-67) q 因子 = / X yCbocCnF ] X Lpa ckag e LnH] = 焉 X ， 因 X 0. 25 = 14 (8-68) U. zSO U. 4 3 Zp e ak = q 因子…
270
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
小
，
所以
q
因子比较高
。
当根据目标阻抗和
VRM
电感来选择大容量电容时
，
PDN
的阻抗
曲线非常好
。
比较大的电容值仅降低阻抗和
°
因子
，
维持
VRM
稳定
。
图
8-28
大容量电容器改变时的阻抗曲线
，
但
ESR
的选择是根据目标阻抗来匹配的
8.
13
建立
PDN
生态学系统
：
VRM
、
大容量电容器
、
腔体
、
封装和片上电容器
VRM
和大容量电容器的相互作用会典型地发生在
1MHz
以下
。
高于这个频率后
，
大
容量电容器和
VRM
的阻抗看上去像一个电感
。
这个电感值与
VRM
和电容器的电感并联,
电容器中电感的量级为
10nH,
这依赖于详细规格
。
当
VRM
加入印制板
，
印制板并用电源
和地构成的腔体连接到一个封装时
，
这个封装看到的是与
VRM
相联系的电感
。
它将增加
封装引线电感和腔体的分布电感
。
通常
，
将与
VRM
相联系的电感和大容量电容器的电感
进行比较可知
，
分布电感是不重要的
。
从芯片的观点来看
，
腔体看上去好像是与封装引线电感串联的附加电感
。
VRM
电感
和大容量电容器的组合在幅度上典型地是比封装引线电感大一个量级
。
与短路封装引线电感单独比较
，
VRM
、
大容量电容器
、
印制板和封装的等效电感增加
了
Bandini
山的峰值阻抗
，
峰值频率移向低端
。
从片上电容向外看
，
加在芯片焊盘的回路
电感构成了
Bandini
山
。
提示
VRM
的串联电感
、
大容量电容器腔体分布电感和封装引线电感
，
与理想短路的
印制板相比
，
它们大大增加了
Bandini
山的峰
。
为了说明
Bandini
山是如何受到印制板环境的影响和外面能如何处理
MLCC
电容器来
降低峰值阻抗的
，
我们开始一个典型例子
。
片上电容
：
50nF
、
片上电容的
ESR
：
5m
。
、
封装引线电感
：
250pH
o
正如前面所述
，
我们假设片上电阻是与
250Ps
的时间常数一致的
，
片上电阻在阻尼机
理中占据优势
。
如果印制板为理想短路
，
则
Bandini
山固有的
4
个重要指标是
：
Zo
=
/
L
pkg
[nH]
v
C
qdc
[nF]
/
0.
25nH
V
50nF
=
71m
。
(8-66)
第
8
章
PDN
生态学
271
/Bandini
CMH
z
]
=
__________
159
，
CoDc[nF]
义
Lpackage[nH]
二
一
=
45MHz
，
50nF
义
0.
25nH
(8-67)
q
因子
=
/
X
yCbocCnF]
X
Lpa
ckage
LnH]
=
焉
X
，
因
X
0.
25
=
14
(8-68)
U.
zSO
U.
4
3
Zpeak
=
q
因子
X
Z°
=
Lp*gf
切
=
好|
=
1
。
（
8
-
69
）
0.
Zb
0.
Zb
特性阻抗为
71m
。
，
在非常好的情况下
，
所有的阻抗峰低于
71m
。
是不可能的
。
实际上,
工程上使峰值阻抗低于二倍特性阻抗即可
。
这意味着
：
在最好的条件下
，
能达到
150
mQ
的
目标阻抗是可能的
。
在这个例子中
，
印制板元件的组成如
下所示
。
腔体厚度
：
lOmil.
腔体的
Dk
：
4.3
、
腔体尺寸
：
5inX5in
、
腔体电容
：
2.
4nF
、
从中心探测
。
VRM
电感
：
10nH
、
VRM
电阻
：
1m
。
。
一个大容量去耦电容器的参数是
，
大
容量电容器的容量
：
IOO
r
F
、
每个大容量
电容器的安装电感
：
5nH
、
每个大容量电
容器的
ESR
：
5m
。
。
图
8-
29
所示为印制板被短路时的
Bandini
山阻抗和由此得到的从芯片焊盘看
到的具有
VRM
、
大容量电容器和腔体的
阻抗曲线
。
正如预期的那样
，
当印制板用
1
。
短
.
路时
，
Bandini
山峰值阻抗发生在
45MHz
处
。
印制板加入元件到
PDN
系统后
，
在
10MHz
处留下了巨大的
Bandini
山作为
1E4
1E5
1E6
1E7
1E8
1E9
1E10
频率
（
Hz
）
图
8-29
印制板级的电路模型和由此得到的从芯片
焊盘看的封装加入了短路印制板
，
印制板
具有
VRM
、
大容量电容器和腔体的阻抗曲
线
。
模型
（
顶部
）
包含
VRM
、
大容量电容
器
、
腔体电容
、
封装引线电感和片上电容
PDN
中占优势的特性
。
电路模型表示
VRM
是与大容量电容器并联的
，
ODC
是与封装引线电感和
VRM/
大容
量电容器串联组合后并联的
。
这强调了电路元件的组合是如何对峰值阻抗做贡献的
。
当封装芯片附加到印制板系统后
，
我们估算的峰值阻抗为
：
这个值接近仿真的峰值阻抗
9.
60
。
，
这是非常高的阻抗
。
Zpeak
=
q
因子
X
=
X
iSoK
(
L
vrm
1
Lbuik
+
Lpkg
)
\
CoDC
+
Ccavity
)
_
1
x
Im
。
||
5m
。
+
5m
。
1^4nH
+
0.
25nH
10
+
5
=
ion
(8-70)
50
+
9.
76nF
j
272
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
提示
如果
PDN
仅由腔体
、
VRM
和大容量电容器组成
，
没有额外的
MLCC
电容器,
则从芯片看向
Bandini
山时
，
对任何合理的产品绝对是灾难
。
不额外加入去耦电容器
，
1
〜
10
。
的峰值高度已足够低
，
这可允许系统工作在某些测试
条件下
。
如果由测试码产生的瞬时电流频率分量远离
Bandini山
，
或微码产生非常小的电
流幅度
，
则瞬时电流通过
PDN
阻抗产生的电压噪声不会有任何可观察到的失效
。
对于测
试
，
这个产品可以
“
工作
”
。
这就是产品在印制板上去除
MLCC
去耦电容器后仍旧可以工作的原因
。
特定测试条件
下的
“
工作
”
是不需要测量产品在所有使用条件下的鲁棒性的
。
考虑已封装的芯片
，
减小印制板调试阶段峰值阻抗的仅有方法是减小大容量电容器的
安装电感
，
或者增加它的
ESR
。
较大的大容量电容对
Bandini
山没有影响
，
因为这个电容
与它无关
，
大容量电容器的电感才与它有关
。
我们一般完成是靠减小大容量电容器两端用于短路的电感
，
或者增加印制板面的串联
电感来这两个目标的
。
可在印制板上加入
MLCC
电容器
，
这是它们的主要目的
。
提示
在没有加入
MLCC
电容器的例子中
，
PDN
的峰值阻抗是
10
。
。
工程上使这个峰
低于
0
・
15
。
应该是可能的
。
结果是增加了鲁棒性
。
这个挑战是如何做到的
。
当
Bandini
山的固有
q
因子较低时
，
在芯片上已经有了相当大的阻尼
，
加入印制板面
上的电容器的阻尼电阻一般没有影响
。
当
Bandini
山的固有
q
因子较高时
，
片上相互连接的阻尼很小
，
印制板的阻尼才非常
有效
。
选择电容器的数量和容量来降低
Bandini
山
，
就代表了这两种策略
。
提示
这就是面向加入的
MLCC
电容器
，
进一步看小
PDN
阻抗的原因
。
附加
MLCC
去耦
电容器的主要作用是为了降低大的
Bandini
山峰值
，
这是通过附加短路
VRM
和大
容量电容器的小电感来实现的
。
在某些情况下
，
MLCC
电容器提供额外的串联阻
尼电阻
。
电容器的容量也必须选择
，
以使其他并联谐振峰低到可接受的程度
。
加入
MLCC
电容器的
PDN
生态学包括
VRM
、
大容量电容器封装和片上电容
。
在这个
系统中我们安置了
MLCC
去耦电容器
。
问题是
：
“
使用什么样的策略来选择
MLCC
电容器
的容量
，
使整个阻抗曲线低于目标阻抗的数量应是多少
？
”
8.
14
峰值阻抗的基本限制
印制板上加入
MLCC
电容器的目标是使阻抗峰值减小到可接受的水平
，
这是从芯片焊
盘看出去的阻抗
。
可接受的峰值高度依赖于可接受的风险
。
在最具鲁棒性的系统中所有的
峰都低于目标阻抗
，
但是价格较高
。
在鲁棒性和低价格之间合理的平衡是保持
Bandini
山
的峰值大约在三倍目标阻抗之内
，
所有其他的峰低于目标阻抗
。