PDN设计之电源完整性 (史密斯).pdf - 第388页
372 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 化 电 流 ， 可 由 下 式 计算 : 瞬 时 电 流 = 最大 动 态 电 流 一 最小 动 态 电 流 计算的默认 值 是 8A 。 第 10 行 ， 结 果 ， AC 目 标 阻 抗 。 在控 制 PD N 阻 抗曲 线 时 ， 这 个众 所 周 知的目 标 阻 抗 作为 目 标 ， 我 们 已 经 指 出 很多次 ， 它是 ： 7 _ V…
第
10
章
PDN
设计的实用方法
371
10.4
第
1
〜
12
行
：
PND
输入电压
、
电流和目标阻抗参数
电子数据表格的第一部分是建立重要的输入项
，
它们定义
PDN
电源
。
表
10-2
显示了
这十二行
。
表
10
・
2
建立
PDN
性能参数
1
类型
PDN
参数
数值
单位
2
输入
电压
1.
00
V
3
输入
最大消耗电流
10.0
A
4
输入
最小消耗电流
（
有时钟
）
2.
0
A
5
输入
泄漏电流
（
没有时钟
）
1.0
A
6
结果
最大动态电流
9.0
A
7
结果
最小动态电流
1.
0
A
8
输入
AC
容差
5.
00
%
9
结果
瞬时电流
8.0
A
10
结果
AC
目标阻抗
6.
3
mO
11
输入
DC
容差
1.
00
%
12
结果
DC
目标阻抗
1.00
mQ
第
2
行
，
输入
，
电压
。
这是
Vdd
电压
，
默认值是
IV
。
第
3
行
，
输入
，
最大消耗电流
。
这是当最大数目的门被打开时
，
PDN
电源消耗的最大
电流
。
它由泄漏电流
、
时钟网络的电流和门打开时的额外电流组成
。
默认值是
10A
。
这是
运行一段代码从电源拉出来的平均时间电流
。
第
4
行
，
输入
，
最小消耗电流
（
有时钟
）
。
当时钟网络刚刚打开时的消耗电流
。
默认值
是
2A
。
第
5
行
，
输入
，
泄漏电流
（
没有时钟
）
。
这是
Vdd
和
Vss
之间的泄漏电流
，
依赖于技术
节点
、
栅极氧化层厚度
、
阈值电压
、
Vdd
设置和芯片上门的总数
。
因为大部分的泄漏电流是
通过薄氧化层的隧道阈值下的电流
、
泄漏电流来贯通的
，
它与
K
h
之间是非线性的
，
是指
数关系
，
又常常是
Vdd
的三次方
。
默认值为
1A
。
第
6
行
，
结果
，
最大动态电流
。
这是不包括泄漏电流的最大电流
。
这也是所有负载电
容在每个充放电周期内和所有门的每个周期上流过的电源平均电流
。
可用下式计算
：
最大动态电流
=
最大消耗电流一泄漏电流
默认的计算值是
9A
。
第
7
行
，
结果
，
最小动态电流
。
动态电流是在每个周期内对于负载电容充放电消耗的
平均电流
。
最小电流是仅打开时钟分配元件的电流
，
它是
：
最小动态电流
=
消耗在时钟的最小电流一泄漏电流
在这个例子中默认值是
1A
。
第
8
行
，
输入
，
AC
容差
。
这是在
Vdd
上能容忍的双边带噪声的幅度
。
这是高或低于标
秒量的幅度
，
不是峰-峰噪声
。
默认值是
5%,
这意味着执行的是士
5%
的容差
。
第
9
行
，
结果
，
瞬时电流
。
当微码改变大多数静态开关时这是我们希望看到的峰-峰变
372
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
化电流
，
可由下式计算:
瞬时电流
=
最大动态电流一最小动态电流
计算的默认值是
8A
。
第
10
行
，
结果
，
AC
目标阻抗
。
在控制
PDN
阻抗曲线时
，
这个众所周知的目标阻抗
作为目标
，
我们已经指出很多次
，
它是
：
7
_
Vdd
X
容差
_
AC
/1
q
11
\
z
target-
AC
---------------
j
；
---------------
UU-
11
）
】
transient
在电子数据表格中
，
利用默认值参数计算的目标阻抗是
6.
3m
。
。
这是对
PDN
平坦区
域建立的目标
，
也是为有裕度鲁棒性设计的峰值特性阻抗的目标
。
如前所述
，
为了有充分
鲁棒性的
PDN,
甚至峰值的顶部应该低于这个目标阻抗
。
第
”
行
，
输入
，
DC
电容差
。
这是允许的
DC
偏离电压
，
为
Vdd
的百分比
。
换句话说,
是
DC
IR
压降允许的电压噪声量
。
它可以由
VRM
的敏感线和反馈电路得到部分补偿
。
这
个数值基本上决定了从
VRM
反馈点到芯片焊盘之间允许的
DC
压降
。
并不总是规定这个
数值
，
但是应小于
AC
容差
。
这个例子中的默认值是
1%
。
第
12
行
，
结果
，
DC
目标阻抗
。
.这与
PDN
路径中最大允许的
DC
串联电阻有关
。
我们
使用类似于
AC
目标阻抗那样的方法计算
DC
目标阻抗
，
但是最大消耗电流包含泄漏电流
和流过直流串联电阻的每一个电流
。
Vdd
X
容差
_DC
rget-
DC
-
f
(10-12)
max
利用这个电子数据表格的默认值参数计算的
DC
目标阻抗是
1m
。
。
在电子数据表格部分这的中
，
各个项允许我们计算用于建立
PDN
目标的目标阻抗
。
10.5
第
13
〜
24
行
：
零阶浸入
（
时钟边缘
）
噪声和片上参数
本部分覆盖的信息用于估算单一时钟边缘产生的噪声
。
时钟边缘噪声是在每个上升时
钟边缘对负载电容充电引起的
。
表
10-3
所示为这些项
。
表
10-3
计算时钟边缘噪声的输入参数
13
时钟边缘噪声
（
0
次下垂
）
14
输入
时钟频率
2000
MHz
—
—
15
结果
每周期电荷
4.
5
nCoul/
周期
一
—
16
结果
负载开关电容
4.
5
nF
一
—
17
结果
开关因子
4.
5
%
—
—
18
芯片
一
—
—
一
19
输入
片上电容
100
nF
—
—
20
结果
基于时间常数
250ps
60%
的
R
一芯片
1
1.
5
mQ
—
—
21
结果
基于时间常数
250ps
40%
的
R
一芯片
2
1.0
mH
—
一
22
R_
泄漏
，
假设
L
泄漏
=0
*
Vdd
A
3
一
—
—
一
23
结果
从
Vdd
和
L
泄漏计算的
a
1
—
—
24
结果
Vdd
处的
dVdd/d/_
泄漏
，
R
（
斜率
）
333
—
一
第
10
章
PDN
设计的实用方法
373
时钟边缘噪声也称之为零阶下垂
。
术语一阶下垂是留给第一个阻抗峰下垂的
，
二阶下
垂是与第二个阻抗峰下垂有关的
，
等等
。
几个零阶下垂与几个时钟周期相联系
，
通常由此
产生第一个下垂
。
时钟边缘噪声总是与时钟周期内对负载电容的充电相关联
。
虽然我们可利用片上寄生
提取工具找到关于码矢量的知识和门的使用
，
但我们可利用芯片拉出的电流来估算这些重
要的输入参数
。
测量电流相比每个时钟边缘上实际负载电容开关电流
，
更加容易得到
。
我
们使用时间平均电流和时钟频率得到一个周期期间平均消耗的电荷
。
第
14
行
，
输入
，
时钟频率
。
这是在测量最大电流时
，
芯片运行的时钟频率
。
这一行使
用的最大时钟频率是以
MHz
为单位的
。
默认值为
2000MHz
。
第
15
行
，
结果
，
平均时钟周期内
，
开关输出负载电容上电压消耗的电荷
，
单位为
nC
。
芯片被设定以拉出最大动态电流
。
每个周期内门消耗的平均电流乘以周期
（
以
ns
为单位
）
,
就是每个周期的平均电荷
。
利用默认值参数进行计算
，
值是
4.5nC/
周期
。
它可由式
（
10-13
）
计算
：
Qclk-cycle
=
/dyn_max
X
T
dfc
=
/dyn_max
X
p
(10-13)
第
16
行
，
结果
，
开关负载电容
。
给定每个时钟周期和流入到负载电容以充电到
Vdd
的
电荷量
，
我们能很容易地估算输出负载电容
。
在这个例子中
，
利用默认值参数计算得到的
值是
4.5nF
。
我们由下式计算
：
「
_
Qclk-
cycle
^switched
行
V
dd
(10-14)
第
17
行
，
结果
，
开关因子
。
这是每个周期内开关的最大电容与由整个
Vdd
分配的总片
上去耦电容之比
。
利用默认值参数计算的数值是
4.5%,
可用式
（
10
-
15
）
计算
：
开关因子
=
5y
itChed
（
10-15
）
第
19
行
，
输入
，
片上电容
。
这是用在
Vdd
上的片上去耦电容的总量
。
有时
，
这基本上
是半导体供应商要保守的秘密
。
使用在第
3
章讨论的
VNA
和校准探针
，
当器件上电后
，
只要没有封装面去耦电容器或者电源门控断开芯片部分
，
我们就能测量它
。
例子中的默认
值是
100nF
o
第
20
、
21
行
，
结果
，
片上串联电阻
。
这两行是与片上电容关联的串联电阻
。
它们来自
匕八
Xs
、
芯片贴装的相互连接和
FET
跨导的金属化
。
片上金属化的贡献是
R_
芯片
1,
它
也有助于串联电源回路的
DC
IR
压降
。
R_
芯片
2
是
FET
的跨导和连接到下一个门的电容
信号线的贡献
，
当门打开时间
，
它与未打开的片上电容串联
。
当从封装球或者芯片块看向电路测量时
，
芯片
1
和芯片
2
的总和是与片上电容串
联的等效电阻
。
芯片面积越大
，
电阻越小
，
因为电导
（
1/R
）
是并联相加在一起的
。
不管
被测量的芯片面积如何变化
，
RC
的乘积保持为常数
。
正如在第
8
章讨论的那样
，
合理的
RC
时间常数为
250ps
e
大量的片上电容来自相互邻近的线电容
，
每根线的值可能高或低
。
从封装球或者芯片
块上测量时
，
不能区别
R_
芯片
1
和
R_
芯片2
。
明显地
，
具有其串联电阻的片上电容是一个