PDN设计之电源完整性 (史密斯).pdf - 第428页

412 PD N 设计 之 电 源完整性 : 高速 数字 产品 的鲁 棒 和 高 效 设计 图 10-28 为 得 到 近 似 的 VR M 行 为 , 使 用简 单 模型 和 40 个 电 容 器 对改 善 的 VR M 模型 仿 真 提 示 在 MLCC 电 容 器 的 回 路电 感 减 小 到低于 封 装 回 路电 感时 , 我 们 在 印制 板层 面进 行的 努力 很少 能 影 响 Bandini 山 。 10. 17 三 峰 …

100%1 / 453
第
10
章
PDN
设计的实用方法
411
一个上升电流的瞬时
SMPS
响应时间常常不同于下降电流的瞬时响应
。
这违反了频域
分析的很多假设
。
为了
VRM
的频域仿真
,
我们仍旧需要一些类型的线性模型
。
我们不能
直接连接理想电压源到印制板电容器上
,
这完全是不现实的
。
换句话说
,
SMPS
电路模型
必须足够简单
,
在不消耗很多仿真时间和计算机内存的情况下
,
仿真有用的时间刻度
。
好的工作区是合适的电阻器
(
10m
。
)
尽可能地靠近连接
,
并对理想电压源分流至大
容量电容器
,
如图
10-27
所示
。
加入的
R_damp
用于模拟
SMPS
VRM
的阻尼
,
但不是实
际系统的电阻器
。
VRM
电感器仍旧用于控制低频阻抗
。
虚构的
R_damp
简单地设置
VRM
阻抗峰值的限制
。
L
£_brd_vias
L=19pH
/?=0.043mQ
L
£_plane
£=96pH
/?=0.97mQ
L
A_pkgl
£=29
pH
Q0.403m
。
l_Probe
l_bump
I
Probe
l
匚
VRM
〃
^1
£=10nH
r*-i
7?=O.2mQ
IProbe
l_plane
.
]
1
Plan
:
J
__________
Ball
- ------ -------------------
Bump
1
|
<
V_DC
4-SRC1
y
Vdc=Vdd
R
»
7?_damp
>/?=IO
mil
.
j
B3k
^_skin
L
</?^(0.146+0.057)mQ
£_mount_22
房
(1+1
疝)/
6*112
降
IVAR
»
R=(3.892/6)mQ
Caos
caps_40
一
、
强人心
[
JLiT
n_22
g
F=0.001
{t}
开关电容器负载
|
f
一
n_10
H
F=1.001
{t}
1_37
'
y?n00/61nH
甲
n_4p7gF=1.001
{t}
声]
,
Z-(1200/6)pH
n
_2p2jiF=2
{t}
一
1
。
1
]R
=
(4.3/6)mQ
n_lp0jxF=4
{t}
{t}
n_p220gF=10
{t}
n_p100gF=16
{t}
|
C
JL
C_22u
*J*
&
22*6)pF
图
10-27
使用
R_damp
(
10m
。
的虚构阻尼电阻
)
改进了
SMPS
电路模型
。
10nH
的串联电感
用于匹配
VRM
的瞬时响应
,
包括大容量电容器
。
这表明
:
caps_40
是独立电容器
的数量
,
它由
40
个印制板电容器构成
在全瞬时电流下
,
电阻器的电阻值给出预期的
VRM
电压下垂
。
VRM
电感器的大小给
出
VRM
下垂的准确时间常数和合适的
DC
电压降
。
再次声明
,
这个数值不是准确的
,
甚
至不是物理
VRM
模型
,
但是它允许我们进行频域和时域仿真
。
在
VRM
电感器的远端,
利用理想电压源
,
可以设置
PDN
电压
。
使用这个模型进行仿真
,
在低于大容量电容器串
联谐振频率
,
或者时域仿真长于几个微秒时
,
这是不准确的
。
图
10-28
所示为对改进的
VRM
模型加上
40
个印制板电容器的频域仿真
。
低于
1MHz
的阻抗曲线已经改变
,
但是高于
1MHz
时显示稍微有差别
;
这使我们可在频带内和电源完
整性工程师最关心的时间窗口上
,
连续对
PDN
仿真
,
在这个时间窗口上不要被不现实的
SMPS
阻抗峰中断
。
40
个印制板电容器的
Bandini
山峰的
Zpeak
=
74m
。
,
Z°=26m
。
。
q
因子为
74/26
=
2.
85
。
占优势的峰值仍旧是
Bandini
山峰
,
它值得最大的关注
。
412
PDN
设计之电源完整性
:
高速数字产品的鲁棒和高效设计
图
10-28
为得到近似的
VRM
行为
,
使用简单模型和
40
个电容器对改善的
VRM
模型仿真
提示
在
MLCC
电容器的回路电感减小到低于封装回路电感时
,
我们在印制板层面进
行的努力很少能影响
Bandini
山
。
10.
17
三峰
PDN
的改善
:
封装上的去耦电容器
降低
Bandini
山有效的方法是附加封装上的去耦
(
OPD
)
电容器
。
这会有效地减小泵
回路电感
,
这个电感与片上电容器
(
ODC
)
发生谐振
,
并且控制
q
因子
。
3
种类型的封装
电容器更加流行
:
•
封装的顶部边缘与芯片和芯片凸点处于同一水平面
•
嵌入电容器
,
位于芯片下面的封装基片中
•
底部电容器
,
位于封装的下面
,
通常替换那里的几个球
如果使用封装电容器
,
为了使其有效
,
封装源要被耗费以钩住低电感连接
。
做到这些
以后
,
合理地减小从系统其余部分看出去的泵回路电感
。
封装电容器最重要的特性是它的
安装回路电感
。
提示
集成在封装
PDN
的封装上的电容器的回路电感是影响其有效性最重要的特性
。
第
10
章
PDN
设计的实用方法
413
封装电容器第二个最重要的特性是它的
ESR
。
对于
Bandini
山的总
q
因子
,
它常成为
最主要的损耗机制
。
提示
减小电感可降低
PDN
阶跃响应的特性阻抗和增加电阻性损耗
,
以及降低
q
因子,
从而降低
PDN
谐振响应的阻抗峰值高度
,
封装电容器对这二者都是有效的
。
足够的有趣的是
,
封装电容器最不重要的特性是它的电容量
。
它大概需要
5
倍片上电
容器的容量就能有效
。
若进一步增加它的容量
,
则影响很小
,
因为封装上和片上电容器的
串联组合与阻抗峰值已没有关系
。
可是
,
较大的封装电容降低了印制板电感的影响
。
图
10-29
所示为使用
220nF
电容器附加于封装上
,
以改进
PDN
的电路图的例子
。
从这个
观点来看
,
为了考虑电容器的物理尺寸
,
封装下面适合球形空间的能力
,
嵌入衬底的能力,
使用低电感连接钩住它们的能力
,
并联封装电容器的电特性等
,
要根据工程需要进行折中
。
图
10-29
包含较实际的
VRM
模型
,
多值
MLCC
电容器
,
封装上电容器和开关电容器负载模
型的改进
PDN
电路模型
I
Probe
l
乙
l_Probe
L
L
L
l_Probe
LVRM
/d
r
l_plane
.
.
d
,
.
„
,
.
l_bump
L=10nH
L=96
pH
L=19
pH
£=19
pH
£=10
pH
R=Q.2mQ
7?=0.97mQ
rn
/?=0.043mQ
7?=0.203mQ
7?=0.200mQ
口
_____
J
1
.
______________
1
1
riane
__________________
j
I
______________________________________________________
一
<
V_DC
_SRC1
4
Vde=Vdd
R
»
A_damp
>/?=10
mQ
Bulk
<
L
£_mount_22
■
L^(l+1861)/6*le-12
j
/?=(3.892/6)mQ
I
Ku
C
:
£=(1200/6)pH
H=(4.3/6)mQ
C
-
C_22u
「
&
22*6)
jiF
[
R
>
/?_skin
»
/?^(0.146+0.057)mQ
OVAR
f
caps_40
i
c
即
s
n_22jiF=0.00i
{t}
>
n
1-36
nJ0nF=1.001
{t}
C
n
4p7jiF=
1.001
{t}
,
n]2P
2"=2
{t}
n_lpOgF=
4
{t}
n_p47pF=6
{t}
二
n_p220pF=10
{t}
n_plOOpF=16
{t}
L
L_mount_pack_cap
:
£=29pH
■
於
=0.72mC
!
f_pack_cap
开关电容器负载
■
£=(150/2)pH
1_37
—
r
7?=(3O/2)mQ
o
C
U
:
C_pack_cap
C=(220*2)nF
3
z,
附加封装上电容器的影响是分离
Bandini
山
。
当然
,
由此产生的阻抗曲线特性强烈地
依赖于选择的电容器和它们如何集成进入封装
。
在这个例子中
,
我们假设电容量为
220nF,
每个具有
150PH
的安装电感
。
图
10
-
30
是由此产生的阻抗曲线
,
并与没有任何封装上的电
容器的阻抗曲线进行比较
。
Bandini
山阻抗峰的频率从
62MHz
移动到
75MHz,
因为使用的封装电容器的电感降低
了
。
阻抗峰值高度也从
74mo
下降到
53m
。
。
部分原因是特性阻抗
Z
。
的降低
,
部分原因是有
了好的阻尼
。
40
个印制板电容器加上封装电容器后的
Z
。
是
22mO,
q
因子是
53/22
=
2.
41
。
PDN
有
40
个
MLCC
电容器
,
这个增加了印制板的价格
。
当试图平衡性价比时
,
有时
稍微牺牲性能换取价格的重大下降
。
为评估这个
,
我们探索减小
MLCC
电容器数量所产生
的影响
,
现在我们包括封装面上的电容器
。