PDN设计之电源完整性 (史密斯).pdf - 第325页

第 9 章瞬 时 电 流 和 PDN 电 压噪 声 309 当 输 出 节 点 从低到 高转移 时 ， 来 自 Vdd 源 的 是 充 电电 流 ； 流 过 Xs 节 点 的 是 通过电 容 器 的 位 移电 流 。 这 是 通过 Vdd - Vss 轨的瞬 时 电 流 ， 它常定 义为 PDN 环路电 流 。 流 入 电 容 器 的 电荷 在时 钟 沿 上会产 生 PDN 的瞬 时 电 流 脉 冲 。 充 电 或放 电 期 间 ， 存…

100%1 / 453
308
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
当输出负载仅以
Ks
轨为参考时
，
在充电阶段
，
PDN
电流仅在匕^和
V\
s
之间流动
；
不
在放电期间
，
它在电流上升时流动
。
对应于门的导通时间
，
充电电流有快速上升时间的电
流曲线
，
以
RC
充电时间常数对电容负载进行充电
。
在这个情况下
，
R
是沟道导通电阻
，
C
是输出负载电容
。
如果导通电阻是
10
。
，
负载电容是
lpF,
充电时间常数是
10ps
。
与时钟周期相比较
，
这
个时间是很短的
。
从
Vdd
到
Ks
纯的电流流动是发生在每个时钟周期的脉冲序列上
。
图
9-4
说
明了在输出电容器节点上电压波形的重要特性
，
电流在正方向流入它
，
电流流出是在负方
向
，
纯的
PDN
电流从
Vdd
轨流到
Ks
轨
，
交变电流通过了
P
沟道和
n
沟道
。
图
9-4
顶列
：
当仅以
Vss
为参考时
，
相互连接的电容器上的电压和流入的电流
。
中间
：
从
Vdd
流
到
Vs.
的纯的
PDN
电流
，
这发生在每个时钟周期
。
底部
：
流过每个晶体管沟道的电流
第
9
章瞬时电流和
PDN
电压噪声
309
当输出节点从低到高转移时
，
来自
Vdd
源的是充电电流
；
流过
Xs
节点的是通过电容器
的位移电流
。
这是通过
Vdd
-
Vss
轨的瞬时电流
，
它常定义为
PDN
环路电流
。
流入电容器的
电荷在时钟沿上会产生
PDN
的瞬时电流脉冲
。
充电或放电期间
，
存储在电容器中的总电
荷是电流波形下的面积
，
可推导为
：
T
Qclk
_
edge
==
1
elk
_
edge
(力)
dt
二
1
CXVdd
(9
-
8)
0
式中
，
Qclk_edge
是每个时钟周期边缘给负载电容器充电的总电荷
；
〃
k_edge
是时钟期间边缘
从
Vdd
流出的电流
；
T
是一周期
，
它包含一个脉冲
；
C
是相互连接的电容和下一个门的电
容
；
Vdd
是核供电电压
。
因为电流脉冲仅开始于时钟边缘
，
所以它被定义为时钟-边缘电流⑶句
，
时钟边缘触发
了时钟边缘电流
。
每个时钟周期上的时钟边缘电流曲线与时钟频率无关
。
它仅在时钟上升沿后流动
，
即
通常在大部分的门激活时
，
或恰恰在数据被释放时
。
一个周期的平均电流(也称为动态电
流)
，
通过
Vdd
轨进入
P
沟道
，
通过电容器进入
Ks
轨
，
整个周期的总电荷为
：
上
dynamic
一
7
)
如果时钟频率加倍
，
则每个时钟边缘的电流脉冲停留相同的时间
，
平均电流或动态电
流加倍
，
如图
9-5
所示
。
时间
(
ns
)
图
9-5
当时钟频率加倍时
，
时钟边缘电流和动态电流的例子
这是从
Vdd
电源拉出动态电流的来源
，
是被芯片消耗的起始瞬时
PDN
电流
。
它通过其
余的
PDN
网络流动
，
最终在
VRM
中消耗功率
。
通过
Vdd-Vss
轨的总动态电流依赖于芯片
上开关门的数量
，
在每个周期中总的电容充放电和变化作为不同的逻辑功能来执行
。
片上去耦电容器滤除了时钟边缘电流尖刺
，
平滑了它们
。
流过封装块的电流看起来更
像动态电流波形
，
它的平均超过了时钟周期
。
提示
时钟边缘充电脉冲被片上去耦电容器平滑
，
从时间上看起来它更像平均时钟边
缘电流
，
PDN
电流通过封装引线进入印制板的
PDN
。
310
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
由于每个周期内有不同的门开关和时钟频率被调制的情况
，
所以时钟被控制得时快时
慢
，
有时为了省电
，
甚至停止
，
我们把这些行为近似为
PDN
电流的调制瞬时电流曲线
。
9.
5
电容以
4
和为参考时的时钟边缘电流
图
9-6
当输出电容是以
Vdd
和
Vss
为参考时
，
负载
电容的等效电路模型
。
这是很常见的情况
Vdd
电容器放电
。
初始
PDN
环路电流的幅度
典型的相互连接线电容是以芯片上的
Vss
和
Vdd
轨为参考的
。
芯片上门-门的相互连接
线可能是在
Vss
和
Vdd
金属层之间的三明治
结构
。
由于输出可能是高和低的状态
，
所以
邻近信号的连线
、
下一个门的输入电容
、
负
载电容是以两个电源为参考的
。
芯片上的
Vss
和
Vdd
电源结构之间常常是对称的
，
相互
连接线与
Vdd
间的电容
，
恰恰与对
Vss
间的
电容相等
。
与
Vdd
间的负载电容近似等于与
Vss
间的负载电容
，
如图
9-6
所示
。
当输出节点上升和下降转移时会有充电
和放电电流
，
它与以
Vss
为参考的单端电容
器相比较
，
稍微有一些不同
。
当
p
沟道导通
时
，
电流流入输出负载电容
，
Vss
电容器充电,
是与单参考时相同的
，
因为它是被
p
沟道的导通电阻限制的
。
电阻电容加倍
，
对电容器充
电的
RC
时间常数增加
，
通过
p
沟道流入输出负载的总积分电荷也加倍
，
假设它对
Vdd
的电
容等于对
Vss
的电容
。
当上升转移电流冲击输出电容器时
，
位移电流通过电容器流动
，
这可由
CXdV
/
出
来
推导
，
并且分裂
，
一半流到
Xs
（
这与单端参考时输出电容的情况有相同的值
）
，
一半流到
上边的
Vdd
。
输出节点增加的电压与两个电源驱动的位移电流有关
。
电容器两端的直流电
压不能驱动通过它的位移电流
，
但能改变电压
，
即
dV/dx
。
在从低到高的转移中
，
耦合到
Vdd
的电容器通过
P
沟道电阻器有效地
“
放电
”
。
这个电
容器的电荷通过
P
沟道流动
，
没有净电流流过
PDN
以对这个电容器放电
。
净
PDN
电流对以
Ks
为参考的电容器充电
。
图
9-7
所示为上升转移时的充放电电流的流
动情况
。
在整个上升转移期间
，
电流通过
P
沟道流出
Vdd
节点
，
其中一半通过电容器负载流回
Vdd
节
点
。
因此净电流是充电电流的一半
，
一部分流到
节点
，
一部分流过
PDN
环路
。
一个周期内一半
是开关电流
，
一半是总的积分电荷
。
在高到低的转移时
，
P
沟道断开
，
负载电容
通过
n
沟道放电
。
因为输出节点上的电压减小,
输出
图
9-7
上升即由低到高转移
，
电流流入以
Vs.
和
Vdd
两个节点为参考的输出负
载电容
。
从低到高转移期间有
PDN
电流流动