PDN设计之电源完整性 (史密斯).pdf - 第293页
第 8 章 PD N 生 态学 277 AD S 1E2 1E1 E 1 1 ( C ) 君 屈 1E- 2 1E-2- 1E1 一 1E- 2- 1E- 1 - 1E1 - IE-3 1E4 1E5 1E6 1E7 ■H ■ • « »«■ ■■ ■■ » * x W (* *• « • ^Si i S "■ " ZZZ 二二二 二 ： ： , IIK I VW1 HM 网 ■ 期 | 岫 ■! ■删■ 酶 :: …
276
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
目标阻抗
：
100m
。
、
最大频率
：
0.
2GHz.
片上电容
：
50nF
、
片上电容的
ESR
：
5m
。
、
封
装引线电感
：
250pH
、
腔体厚度
：
lOmil
,
腔体
Dk
：
4.3
、
腔体尺寸
：
5inX5in
、
腔体电
容
：
2.4nF
、
从中心探测
。
VRM
电感
：
10nH
、
VRM
电阻
：
1m
。
。
一个隔直去耦电容器的参数
：
每个隔直去耦
电容器的容量
：
100/F
、
隔直去耦电容器的
ESR
：
5m
。
、
隔直去耦电容器的安装电
感
：
5nH
o
3
个阻抗曲线会说明这个条件
：
1)
印制板理想短路下芯片层面的阻抗
，
2)
仅加入
VRM
和大容量电容器时的腔体阻抗
，
3)
封装芯片连接到具有
VRM
和大容量电容器的腔
体时
，
芯片层面的阻抗
。
图
8-31
说明了这
3
个观察点
。
图
8-31
案例中开始研究的
3
个阻抗曲线
：
1)
具有短路印制板的
ODC
和封装电感
，
2)VRM
、
腔体和大容量电容器
，
3)
完整的
PDN
系统组合
当封装电源球短路到地
，
当电源球连接到
VRM
和大容量电容器时
，
从芯片焊盘看到
的阻抗曲线
，
这是两种极端情况
。
当短路的封装用
VRM
和大容量电容器来代替时
，
我们
看到
Bandini
山元件移到较低的频率处
，
且峰值阻抗已经增加
。
额外的
MLCC
电容器附加
在
VRM
和大容量电容器上来平缓这个峰
。
使用由式
(8-77)
式
(8
-
78)
描述的两个条件
，
能估算需要多少个电容器来使这个阻抗峰
低于目标阻抗
。
n\
>
27t/max_iim
义/一
ESR
cap
=
2
冗
X
0.
2GHz
X
=
13
(8-
79)
/target
1
我们将分析加入一个
MLCC
电容器时
，
它对从芯片焊盘看到的阻抗曲线的影响
。
印制
板面阻抗曲线的影响依赖于电容器的自谐振频率
(SRF)
。
这
SRF
可能是较高
、
较低
，
或等
于
Bandini
山峰值频率
。
图
8-32
所示为这
3
种情况与无
MLCC
电容器的两种极端情况的比
较
。
不管其容量如何
，
假设
MLCC
的安装电感是
InH
。
根据其容量和第
5
章介绍的模型,
进行动态地计算它的
ESR
。
第
8
章
PDN
生态学
277
ADS
1E2
1E1
E
1
1
(
C
)
君
屈
1E-2
1E-2-
1E1
一
1E-2-
1E-1
-
1E1
-
IE-3
1E4
1E5
1E6
1E7
■H
■
•
«
»«■■■■■»
*
x
W
(*
*•
«
•
^SiiS
"■
"
ZZZ
二二二
二
：
：
,
IIKI
VW1HM
网■期|岫
■!
■删■酶
::
=
=
hd
=
=
W
3
浑:
=^彳占
缸停
：
三三
，
；
；
S=S=WK
：
；
；
；
S=N
=磊指
；
=="
；
；
；
；
；
：
=
；
,
5
«*
*
<«
wmbi
llllllKfMfllt
------
■■■■例
E
运,星宅兖品量坐冬超
il
S
：
；
；
；
；
ISS35
；
；
；
；
：
：
sS
i
,
；
WB
・
♦
■
■
sAWVivf
1E8
1E9
1E10
频率
（
Hz
）
图
8-32
从芯片焊盘看到的阻抗曲线
，
3
种不同容量的
MLCC
电容器贴附在印制板上
，
并
且与印制板短路和无
MLCC
电容器这两种极端情况进行比较
当没有
MLCC
电容器时
，
Bandini
山是由片上电容
，
大容量电容器电感串联封装引线
电感后的并联谐振产生的
。
使用短路印制板
，
Bandini
山是由片上电容和封装引线电感单独
并联谐振产生的
。
附加一个
MLCC
于印制板
，
电感和电容不同的组合会产生两个并联谐振峰
。
图
8-33
说明了并联电路组合后产生的两个峰
。
图
8-33
印制板加入单一的
MLCC
后
，
还有片上电容
、
封装引线电感
、
大容量电容器和
VRM
的等效电路模型
278
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
低频峰是由大容量电容器的电感
、
MLCC
的电感
，
大容量电容串联
MLCC
电容后的并
联谐振产生的
。
高频峰是
MLCC
电感
、
峰值电感并联后与片上电容的并联谐振产生
。
加入一个
MLCC
电容器后与不加电容器相比
，
总是能降低
Bandini
山峰值阻抗
。
任何
电容值都可降低峰值阻抗
。
可是
，
某些数值和数量比其他的有更加低的峰值
，
这是因为
MLCC
电容器中
ESL
的加入
，
它与具有
VRM
的印制板并联
，
降低了从片上焊盘看到的等
效电感
。
这也降低了
Bandini
山的特性阻抗
。
提示
在仅具有
VRM
和大容量电容器的印制板上加入任何数值的电容器都可降低峰值
阻抗
，
可是
，
某些电容值降低峰值阻抗比其他的更加有效
。
8.
16
优化单个
MLCC
电容器的数值
在缺乏片上电容的具体容量
、
封装引线电感和大容量电容器特性的情况下
，
就没有办
法来估算附加印制板上的单个
MLCC
电容器的容量
，
以给出最好的性能
。
这就是说应用手
册上推荐附加
10/zF
MLCC
电容器是随意的推荐
，
实际上这是没有基础的
。
提示
应用手册上推荐附加
lOptF
电容器作为去耦电容器
，
通常完全是随意的
。
大一些并不总是好的
，
例如
，
图
8-34
所示为附加于印制板的单个
10*F
电容器和单个
0.16
r
F
电容器的阻抗曲线
。
频率
（
Hz
）
频率
（
Hz
）
图
8-34
印制板安装有
VRM
、
大容量电容器和单个
MLCC
电容器时
，
从芯片焊盘看到的阻
抗曲线
。
左边
：
加入印制板的是单个
10/iF
MLCC
电容器
。
右边
：
加入印制板的是
单个
0.
16*FMLCC
电容器
。
大一些不总是好的
当使用单个电容器时
，
当
MLCC
电容器的
SRF
靠近现存的
Bandini
山峰值频率时
，
产
生最低峰值阻抗的优化数值
。
具有
MLCC
附加阻抗曲线的凹坑不是准确地位于
MLCC
的
固有
SRF
上
。
凹坑频率对应于
MLCC
电容与
MLCC
电感
、
安装电感
、
分布电感
、
封装引
线电感的串联组合的串联谐振
。
一般而言
，
这个频率比仅用
MLCC
的
SRF
稍微低些
。