PDN设计之电源完整性 (史密斯).pdf - 第24页
8 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 在消 费 品 应 用 中 ， 常常存在强有 力 的 价 格 驱 动 ， 工 程 上低价 格 设计的高风险 比 可 能 是 较 好 的 平 衡 。 可 是 ， 例 如在 航空电 子 系统 中 ， 为了使 风险 比小 于 1, 付出 额 外 的费用 才是 高 性 价 比 的解 。 在 价 格 和 风险 之 间 ， 不同 的 应 用 有 不同 的 平 衡 。…
第
1
章电源分配网络工程
7
最大电流的幅度一般会下跌
，
它与开关门导通的速度有关
。
详细情况与芯片构成
、
传递的
位数和微码的性质有关
。
有效的上升时间
是从时钟边沿的上升时间到
100
个时钟周
期的时间
。
例如
，
如果时钟频率是
2GHz
、
周期
是
0.5ns
、
建立开关门最多需要
20
个周
期
，
那么最差的瞬时电流导通的最短上升
时间是
0.
5ns
X
20
个周期
=
10ns
。
最大瞬
时电流频率分量的幅度超过
0.
35/10ns
=
35MHz
后开始滚降
。
超过
35MHz
后
，
最
差瞬时电流谱以
一
20dB/
十倍频程的速度
滚降
，
由此得到的目标阻抗将随着频率而
增加
。
在这个例子中目标阻抗如图
1-7
所
示
，
假设轨电压噪声指标为
50mV
、
最差
电流为
1A
。
频率
（
Hz
）
图
1-7
当瞬时电流在
20
个时钟周期内导通且最大
电流为
1A
时的目标阻抗
这种行为的后果是在高频时目标阻抗指标被放宽
。
预测频率的膝点常常是困难的
，
除
非知道瞬时电流和最差微码的详情
。
实际上这个分析指出
：
准确地计算瞬时电流和
PDN
目标阻抗的精确要求是非常困难
的
。
人们总是应用工程判断把可用信息转换成高性价比设计
。
设计
PDN
的过程如下所示
：
•
基于已知芯片的功能和应用
，
建立目标阻抗的最好猜想
。
•
为满足可能的阻抗曲线
，
做出工程决定
。
•
在
PDN
阻抗实现价格与目标阻抗和现场失败风险之间达到平衡折中
。
工作在额定性能的电路失败风险的粗略测度是实际的
PDN
阻抗与目标阻抗之比
，
术
语为
PDN
比
：
PDN
比
=
实际的
PDN
阻抗
目标阻抗
(1-3)
比值小于
1
表示
PDN
失效风险低
，
随着这个值的增加
，
风险也增加
。
从实际经验来
看
，
比值
2
仍旧是可接受的风险
，
但是比值达
10
的结果则说明这个风险是不可接受的
。
虽
然很多微码工作在额定性能下
，
但一些可能激励
PDN
谐振
，
并使产品发生稳定性问题
。
一般而言
，
若实现低阻抗
PDN,
则具有较低的风险比
，
价格更高
，
其原因是如下之
一
：
需要更多的元件
，
紧凑的装配设计影响产值
，
需要多层印制板或者多层封装
，
容量增
加了面积或者使用了更加昂贵的材料
。
价格和风险之间的平衡常常成为一个问题
，
—
—
你
能承受多大的风险
。
为增加裕度
，
你要付出会更多
，
你总是要
“
买保险
”
以减小风险
。
这就
是
PDN
设计中的基本折中
。
提示
PDN
设计中重要的风险测度是
PDN
比
，
它是峰值阻抗与目标阻抗之比
。
PDN
比小于等于
2
是低风险
，
而
PDN
比大于等于
10
则是高风险
。
8
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
在消费品应用中
，
常常存在强有力的价格驱动
，
工程上低价格设计的高风险比可能是
较好的平衡
。
可是
，
例如在航空电子系统中
，
为了使风险比小于
1,
付出额外的费用才是
高
性价比
的解
。
在价格和风险之间
，
不同的应用有不同的平衡
。
1.4
建立
PDN
阻抗曲线
PDN
的设计目标是从
DC
到
任何电源电流的最高频率分量中
，
都设计可接受的阻抗曲
线
。
所有的
PDN
元件应该一起设计
，
以实现整个系统的阻抗曲线
。
虽然很多元件相互影
响
，
但在
PDN
设
计中规
定特性的阻抗曲线里指定一些特性作用
，
这是可能的
。
图
L8
所示
为完整
PDN
生态学
的简化
框图
。
它包含片上电容
、
可能的封装电容
、
封装
引线
电感
、
电路板通孔
、
电路板
上的电源和地平面
、
去耦电容器
、
大容量电容器和
VRM
。
PCB
平面
Ik
10k
100k
lx
lOx
lOOx
1g
频率
(Hz)
图
1-8
顶部
：
显示主要元件的简化的
PDN
生态学框图
。
底部
：
识别特定的设计如何对规定
的阻抗特性做出贡献
，
由此产生的阻抗曲线
。
水平刻度中的
“
x
”
代表
MHz
可单独作用的一些
PDN
元件使我们能优化
PDN
其他独立部分
，
只要关注一个元件的
阻抗与相互作用的另外元件的阻抗的接口就可
。
这就是为什么多数
PDN
设计与部件之间
相互作用的接口有关
。
在未来的历程中
，
我们探索构成
PDN
的元件中的每一个
，
了解它们的相互作用是如
何影响鲁棒性和高性价比的
PDN
设计的
。
最终
，
电源完整性工程是负责任地找到价格
、
风险
、
性能和研发周期之间可接受的平衡点
。
我们知道
PDN
元件的详情越多
，
就能越快
地找到可接受的解
。
第
1
章电源分配网络工程
9
1.5
总结
1.
PDN
是由从片上焊盘到
VRM
之间的所有相互连接和它们之间的所有元件组成的
。
2.
PDN
的目的是为器件提供干净
、
低噪声电压
，
为器件提供地电源
，
为信号提供低
阻抗回路并减轻
EMC
问题
。
3.
PDN
中容差的典型噪声指标是
5%,
这是基于主要噪声源
1/3
噪声
“
预算
”
的分配额
的
，
主要的噪声源是反射噪声
、
交调和
PDN
。
4.
PDN
上的电压噪声是瞬时电源电流通过
PDN
阻抗的结果
。
噪声是阻抗曲线和瞬时
电流谱组合的结果
。
5.
PDN
噪声贡献于抖动
，
典型的灵敏度是
Ips/mV
的噪声
。
这个数值随芯片设计和
器件的技术节点而变
。
6.
应用于片上焊盘的阻抗曲线是
PDN
质量和性能最重要的度量
，
其范围为
DC
到开
关信号的最高频率分量
。
7.
目标阻抗是最大阻抗的测度
，
其最差的电压噪声应该低于可接受的指标
。
8.
PDN
比是实际的
PDN
峰值阻抗与目标阻抗之比
，
它是风险的度量
。
若
PDN
比大
于
10
则是高风险设计
。
9.
刻画阻抗曲线需要优化
PDN
的单独元件和它们之间的相互作用
，
整个
PDN
系统必
须为减小峰值而优化
。
_
10.
如果你关心
PDN
设计
，
那么本书正好适合你
。
参考文献
[1]
L.
D.
Smith,
R.
E.
Anderson,
D.
W
Forehand,
T.
J.
Pelc,
and
T.
Roy,
“
Power
distribution
system
design
methodology
and
capacitor
selection
for
modem
CMOS
technology,
“
IEEE
Trans.
Adv,
Package
vol.
22,
no.
3,
pp.
284-291,
1999.