PDN设计之电源完整性 (史密斯).pdf - 第346页
330 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 m3 Tim e=6.888ns Di e=0.950 Min _________ -0.5 - -1.0 - 0 5 10 15 20 ( A ) 田 赛 上 均 25 30 35 40 45 50 55 60 65 70 75 80 85 0 5 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 时…
第
9
章瞬时电流和
PDN
电压噪声
329
瞬时电流已经定义为最大电路减去最小电流之差
，
基本上是峰-峰电流
。
我们通常认为
容差的百分比为
5%,
但是我们谈到
5%
容差时
，
通常意味着士
5%
。
容差值像幅度
，
有正
负之分
。
这与瞬时电流是矛盾的
，
它是峰对峰
，
是单边的
。
对于电阻性
PDN,
这个定义也工作得很好
。
当最大电流被消耗时
，
芯片电压下降到
-5%
。
当没有电流时
，
电压恢复到正常
。
对于有平坦阻抗曲线的
PDN,
这个定义工作得也很好
。
负载
线或者
“
自适应电压定位
”
⑹的概念
，
有时也用在
VRM
中
，
以保证消耗最大电流时
，
电压降为
5%,
调整环路未恢复到正常电压值
。
这种情况下
，
芯片电压停留在正常电压与
一
5%
之间
。
可是在很多
PDN
发生电压下垂的场合
，
芯片电压自动回到中心以响应这个下垂
。
一
个例子就是
VRM
调整环路
。
在受到瞬时电流冲击后
，
如果
DC
IR
负责
5%
的电压降
，
则
没有负载线或者自适应电压定位的调整环路也能使芯片电压恢复到它的正常位置
，
这依赖
于调整环路反馈点的位置
。
另外一个普通的例子是感性
PDN
部分跟随电容器的情况
。
当电容器消耗电荷后
，
芯
片电压瞬时下降
，
但是电感器在几个
PDN
的时间常数后
，
恢复为原来的值
。
在这些例子
中
，
在受到瞬时电流冲击后
，
芯片电压回到中心
。
有时受到电流冲击后
，
会发生电流释放
，
使电流回到最小值
。
要么调整环路
，
要么有
电感器响应的芯片电压使
PDN
能够回到中心
，
现在经历的是与原来的电压下垂幅度相同
但方向相反的电压
“
尖刺
”
。
提示
平坦阻抗曲线的瞬态响应
，
这个阻抗曲线具有使电压回到中心的
VRM,
或者
LC
PDN,
趋于取正的或负的电压容差
（
双边
）
，
以响应完全的瞬时电流事件
（
单
边
）
。
瞬时电流的规定与这些场合是一致的
。
例如
，
在图
9-21
所示的瞬态响应中
，
PDN
有一个长时间稳定的零电流状态
。
所有的
PDN
突发用
1.55A
的高电流阶跃来仿真
。
然后在大约
40ns
后
，
L55A
的电流没有了
。
我
们将看到
LC
PDN
和电阻性
PDN
对这个阶跃电流波形的响应
。
前面的例子已经证明
，
典型的电抗性
PDN
具有封装和回路电感与片上电容一起构成
的阻抗峰
。
初始的电路电流由片上电容传递
，
并且引起电压下垂
。
这在电感环路两端形成
电压
，
从印制板和封装依据
V/L
的
d£/&
的电流会加速
。
电压波形的底部电压是瞬时电流
乘以电抗元件的特性阻抗
。
V
s
tep
=
/step
X
Zo
=
L
55A
X
32m
。
=
49.
6mV
（
9-
40
）
图
9-21
也指出了
32m
。
纯阻性
PDN
的响应
。
它与被选择电流的特性阻抗和目标阻抗
是相同的
。
正如预期的那样
，
32m
。
纯阻性
PDN
和具有
Z0=32m
。
的电抗性
PDN,
在受到电流
攻击后
，
具有相同的电压下垂
。
阻性
PDN
停留在最大下垂
，
而电抗性
PDN
恢复到起始电
压附近
。
这是因为电感器的阻抗在低频时是低的
（
随时间增加
）
。
电压波形振铃出去
，
停留
在
PDN
的
DC
IR
压降值上
。
这种情况会从初始
IV
电压下降
1.55AX
（
5.1
+
3
）
mQ
=
12.
5mV
o
电抗性
PDN
回到中心
，
接近初始电压
，
这个值的改变依赖于串联电阻在电路拓
扑中的位置
。
330
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
m3
Time=6.888ns
Die=0.950
Min
_________
-0.5
-
-1.0
-
0
5
10
15
20
(A)
田 赛
上
均
25
30
35
40
45
50
55
60
65
70
75
80
85
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
时间
（
ns
）
图
9-21
典型的瞬时电流和
PDN
响应
。
顶部
：
瞬时电流通过芯片和外部的
PDN
。
底部
：
在电阻性和电抗性
PDN
芯片焊盘上的电压
然后
，
在
40ns
处
，
1.55A
的负载阶跃电流消失后
，
正如预期的那样
，
电阻性
PDN
立
即回到初始电压
。
电抗性
PDN
已经回到中心附近
，
然后经历电感反弹
，
使这个电压高于
初始电压
。
这是由于流入电感器的电流不能立即停止
，
它流入电容器给其充电
，
并高于初
始电压
39mV,
这几乎比回到中心的电压高
50
mV
。
这个瞬时电流的例子清楚地指出
：
这个单边电流是如何引起双边电压响应的
。
初始压
降是八
tepXZo,
为负方向
。
在
PDN
电压回到中心
，
且电流消失后
，
电压响应是及
epXZo,
为正方向
。
当
VRM
调整环路由于
DCIR
压降
，
使
PDN
电压回到中心时
，
一个类似的现象
发生在
VRM
中
。
在电流阶跃消失后
，
会产生有记忆的
PDN
电压峰
，
高度几乎与下垂深度
相等
。
提示
目标阻抗的定义是与瞬时一致的
。
方程涉及单边
、
峰-峰电流和双边的电压容
差
5%
。
这种场合与频域分析有一些不同
，
那里假设为
AC
稳态响应
。
这个类似于计算频域阻
抗的过程
，
它是用一个频率的正弦波电压除以相同频率的正弦波电流
。
很长时间以来的分
析都假设为纯正弦
，
这种情况适于每种
VNA
测量
。
图
9-22
所示为使用方波
（
实线
）
和正弦波
（
虚线
）
电流激励的
PDN
O
峰-峰值是
L5A,
它的幅度是
0.775
A
。
瞬态响应的下垂发生在大约
7ns
时
，
下垂深度大约为
50mV,
这与前
第
9
章瞬时电流和
PDN
电压噪声
331
面图中显示的响应是一致的
。
时间
(
m4
Time=81.99
ns
Die=1.094
Max
m5
Time=76.99
ns
Die=0.893
Min
ns
)
m6
Time=82.05
ns
Sine..die=1.074
Max
m7
Time=77.05
ns
Sine..die=0.913
Min
(A)
田 翻
火 指
时间
(
ns
)
图
9-22
从初始开通到稳态时的正弦波时域响应
。
顶部
：
从芯片和
PDN
其余部分拉出的电
流
。
实线是方波激励电流
，
虚线是正弦波激励电流
。
底部
：
稳态电流下的芯片焊
盘电压响应
。
方波振幅比正弦波振幅大
4/n
倍
随着时间的推移
，
PDN
被激励在谐振频率处
，
形成稳态的
AC
响应
。
对于
AC
稳态,
电压波形与阻抗峰值有关
，
而不是特性阻抗
。
仿真阻抗峰值是
0.
104
。
，
我们能使用时域振
幅或者峰-峰电流波形以及阻抗峰值来预测电压波形
。
对于正弦波电流
，
预测的峰-峰电压是
：
Vpk-pk
=
/pk-pk
X
Zpeak
=
/transient
X
Zpeak
=
1
・
55A
X
0.
104(1
=
0.
161V
p
k-pk
41)
仿真的峰-峰电压是
1.
074-0.
913
=
0.
161V,
与预测的一样
。
对于方波电流
，
预测的峰-峰电压是
Vpk-pk^
义
Ipk-pk
X
Zpeak
==
X
/transient
X
Zpeak
7t
7T
=
c
X
1.
55A
X
0.
104G
=
0.
205V
(9-42)
3.
14159
仿真的峰-峰电压是
1.
094V-0.
893V=0.
201V
。
在目标阻抗的定义中
，
我们使用了单边瞬时电流的峰-峰值和电压容差的双边幅度值
。
瞬时电流和峰值电压幅度情况都工作得很好
。
对于
AC
稳态响应
，
如果称电压响应为峰-峰电压
，
我们看到峰-峰瞬时正弦波电流与