PDN设计之电源完整性 (史密斯).pdf - 第355页

第 9 章 瞬 时 电 流 和 PDN 电 压噪 声 339 m9 Tim e=5. 622us S3 100 MHz..n ode 3=0 .962 Mih ___ ____ __ m8 Tim e= 5.3 32 ps S3 10MHz ..node 3=0.96 7 Min m7 Time= 4.339u, s S3 lM Hz..n ode 3=0. 969 Min 时 间 ( ns ) 时 间 ( ns ) 时 间 ( ns …

100%1 / 453
338
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
以实现希望的谐振峰值高度和
q
因子
。
我们在节点
3
使用
AC
电流源仿真频域阻抗
，
芯片焊盘具有
1A
的幅度
，
节点
3
的电压
等效于以欧姆为单位的阻抗
。
此外
，
在每个中间节点上的电压测量也表示在图
9-29
中
。
ADS
Frequency
=208.9
kHz
Mag
(Ztarget)
=0.050
m_Z_target
uopou)
&JD
E
S
B p o u )
&D
E
W
60P0U)
oo
B
n
m e w
IE-3
1E5
m2
Frequency
=
10.00
MHz
Mag
(node3)
=0.050
峰值
m3
Frequency
=
100.0MHz
Mag
(node3)
=0.050
峰值
IE-2
ml
Frequency
=
1
.000MHz
Mag
(node3)
=0.051
峰值
1E6
1E7
频率
(
Hz)
1E8
9E8
图
9-29
仿真图
9-28
所示电路中的
3
个节点的阻抗
，
观察由
1A
AC
电流源产生的电压
。
注
意
：
节点
3
上的电压是从芯片焊盘
（
节点
1
）
看到的有效阻抗
。
我们调整电路元件
，
以产生
3
个不同的并联谐振峰
，
每个具有相同的
q
因子和峰值阻抗
来自节点
3
、
芯片焊盘的阻抗
，
展示谐振峰为
1MHz
、
10MHz
和
100MHz,
每个满足
50
m
。
的目标阻抗
。
每种情况下的
q
因子是
4
。
峰
ml
与节点
1
的谐振相关
，
峰
m2
与节点
2
的谐振相关
，
峰
m3
与节点
3
的谐振相关
。
我们使用方波电流激励每个
PDN
峰
。
因为
q
因子是
4,
所以它看起来大约为
4
个周期
实现的最大振铃
。
我们使用不同频率去激励每个峰
。
为保证每个方波一次仅激励一个峰,
我们调整上升时间
，
以减小仿真下个高峰的十次谐波的能量
。
图
9-30
所示为驱动
PDN
的
电流波形和由此在芯片焊盘上产生的电压噪声
。
图
9-30
中的左图是使用
。
〜
1A
的
1MHz
方波所激励的
。
我们使用足够缓慢的上升和
下降时间
，
结果是较高的谐振频率没有被边缘速度所仿真
。
1MHz
的谐振大约在
4.3
；
is
处
达到最大深度
969mV,
这很好地用在与目标阻抗计算的
5%
容差相关联的
950mV
之上
。
第
9
章
瞬时电流和
PDN
电压噪声
339
m9
Time=5.622us
S3
100MHz..node3=0.962
Mih
___
______
m8
Time=
5.332ps
S3
10MHz..node3=0.967
Min
m7
Time=
4.339u,s
S3
lMHz..node3=0.969
Min
时间
(
ns
)
时间
(
ns
)
时间
(
ns
)
ADS
1.5
1.0
0.5
0.0
ads
1.03
1.02
1.01
1.00
0.99
-
0.98
0.97
0.96
图
9-30
使用不同频率方波和每个方波的定时序列激励每个
PDN
峰
。
注意
：
都使用相同的
q
因子
4,
大约取
4
周
，
电压达到稳态(即最大值)
ads
1.5
1.0
0.5
0.0
-0.5
ADS
1.03
-T-
1.02-
1.01
-
1.00--
0.99-
0.98
-
0.97-
0.96
4-
0
时间
(
ns
)
时间
(
ns
)
(V)
n
方波电流为了不重叠而被定时
，
为了瞬时电流用于计算目标阻抗
，
假设电流范围为
0
〜
1A
之间
。
在这个波形情况下
，
每个方波序列与其他的是隔离开的
。
我们观察每一组方
波的电压响应以到达相同的深度
。
图
9-30
的中间的图显示
，
开始大约
5ks
后出现
10
MHz
的方波电流
。
运行
4
个周期到
达第二谐振的最大电压波形
，
在
5.33
右处电压下垂到
967mV,
这比第一个谐振最小值稍
低
。
这可能是因为
10MHz
方波电流已经激励出
1MHz
和
10MHz
两个峰
。
由于
10MHz
方
波的上升时间受到限制
，
所以
100MHz
峰没有被激励起来
。
然后在大约
5.4*
时
，
开始出现
100MHz
的方波电流
，
最深凹坑在
5.62*
时出现,
是
962mV
。
所有
3
个谐振峰值被
100MHz
的电流波形同时激励
，
至此出现最深的凹坑
，
但
是仍旧在
Vdd
—
5%(950mV)
之上
。
提示
当应用恒定频率的方波电流并激励一个单独峰时
，
我们看到
：
峰值电压响应能
很好地满足与目标阻抗指标相关的士
5%
的容差
。
目标阻抗是预期
PDN
噪声的
鲁棒性指示器
。
可是
，
如果我们仔细地安排这些相同的方波电流序列
，
则能建立最大电压响应超过
±5%
容差的恶劣波
。
为了产生恶劣波
，
我们依次激励每个阻抗峰
。
在低频谐振峰值电压达到时
，
激励下一
个谐振峰
。
在第一个和第二个谐振峰被激励后
，
并在其他两个消失前激励第三个谐振
。
用
这种方法
，
仔细定时的关于不同频率方波电流的恶劣波建立了起来
。
图
9-31
所示为这种仔
细控制的方波序列
，
这是从芯片焊盘上产生的电压响应
。
340
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
m4
Time=4.339gs
S3_all..node3=0.969
Valley
m5
Time=5.33211s
S3_all..node3=0.948
VaHey
m6
Time=5.43211s
S3_all..node3=0.930
Min
时间
（
gs
）
ADS
1.5
1.0
0.5
0.0
—
0.5
3.8
4.0
4.2
4.4
4.6
4.8
5.0
5.2
5.4
5.6
5.8
时间
（
国
）
图
9-31
顶部
：
建立第一个
，
第二个
，
然后第三个谐振
，
以在芯片焊盘上产生电压响应
。
注意
：
在这种情况下
，
最大电压响应超过用于目标阻抗计算的士
5%
的容差
，
即使
每个峰都低于目标阻抗
。
底部
：
仔细控制的方波电流序列
，
依次驱动
3
个谐振峰
中的每一个使它们到达最大电压
当所有
3
个谐振被图
9-31
所示的定时序列准确地激励时
，
恶劣波的病态情况会发生
。
图上所示的
1MHz
、
10MHz
和
100MHz
的方波序列现在被联系在一起
，
依次激励每个峰
。
正如电流波形所示
，
负载电流从未超过
1A
且未小于
0A
。
我们增大水平轴以展示最后的
1MHz
脉冲
。
这个
10MHz
脉冲开始在
5
岬
，
100MHz
的开始在
5
・
42
。
我们依次选择对每
个谐振有最大影响的定时
，
然后在前一个消失之前继续下一个谐振
。
上面的数字部分显示的是
PDN
谐振
。
标记
M4
显示单独
1MHz
谐振时预期的
969mV
o
标记
M5
显示的是
948
mV,
它在正确的时刻
（
1MHz
的相位
）
，
在
1MHz
波形上混合了