PDN设计之电源完整性 (史密斯).pdf - 第408页
392 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 IPro be fV RM L4 Q L= 10nH R=0.2m Q Bul k L L_p lane L= 96p H /?=0.97m Q IPro be I_p lane Q fl Plane Lbrdvi as L=19p H R=0.043m Q r L L_p k g £=29p H R=0.403mQ Bal l Bum IProb…
第
10
章
PDN
设计的实用方法
391
到目前为止
，
在
PDN
谐振计算器和频域仿真之间
，
已经建立无负载
、
50%
负载和满
负载阻抗曲线情况下的好的相关性
。
这个例子让我们知道
，
利用时间平均电流可使具有非
线性的芯片负载进入频域特性
。
这允许我们在频域分析负载为时间函数的开关电容芯片
。
提示
这个练习说明了使用简单假设的价值和电子数据表准确地预测了频域仿真的性
能指标
。
清楚负载阻尼是很重要的
，
它极大地依赖于随时间变化的负载电流
。
假设电流曲线对
负载阻尼有很大的影响
，
影响因子大于
2
。
真实地理解负载阻尼的影响需要时域分析
。
下面我们建立时域仿真与
PRC
的相关性
，
然后讨论
q
因子在频域和时域中与
PRC
的
相关性
。
使用开关电容器负载的时域分析
，
针对频域分析的平均时间损耗被证实有效
。
在
PRC
中
，
每次评估一个损耗机构的
q
因子
。
为控制总的损耗和
q
因子
，
知道单个损耗机制
的贡献是重要的
。
10.
11
使用开关电容器模型来激励
PDN
前面的讨论指出了在估算峰值阻抗和由此得到的瞬时响应
（
包括阻尼
）
时的重要性
。
在最初的频域分析中
，
我们使用电阻器模拟几个瞬时电流下的负载
，
这个负载与不使用负
载相比较
，
阻抗峰值降低因子为
2
。
正如我们所指出的那样
，
芯片负载实际上不是电阻
，
它是动态的
。
更为实际的负载模型是一对开关电容器
。
在时域
，
为了模拟要使用更加复杂
的开关电容器负载模型
。
我们已经模拟了在时域中用
ADS
的相同的
PDN,
其系统层面的参数已展示在
PDN
的
谐振计算器电子数据表
，
并在频域中已仿真
。
我们使用
PRC
上的参数来评估频域和时域性
能
（
阻抗峰值
、
q
因子
、
电压下垂
，
等等
）
。
图
10-11
所示为包含系统参数的电路拓扑
。
为了方便
，
芯片从封装和印制板中隔离开
，
并且用子电路来表示
，
称为
switch_cap_
load,
位于顶部电路的右边
。
图
10
-
12
所示为使用这个分析的开关电容器负载的电路图
。
它包含所有的片上电容和与之相关的寄生电阻
，
它被表示在电路图的左边
。
正如第
9
章讨论的那样
，
开关负载电容从片上电容借入了一些电容和使用它在每个时
钟周期内从
PDN
中拉出电荷脉冲
。
零开关电容拉出零动态电流
。
开关负载电容越大
，
拉
出的动态电流越大
。
开关因子是开关电容负载与总片上电容的百分比
。
建立一个简单的电路来模仿芯片上开关门的实际复杂的电流曲线
，
这是需要一些技巧
的
。
在这个电路中
，
虚构电感
L1
用来优化电流脉冲形状
。
L_tau
和
R_tau
是计算出来的
，
以至于脉冲波形刚好完成在时钟周期期满之前
。
用
VAR_for_switch_cap
」
oad
定义的变量调整脉冲成形电路的参数
，
使之适合在规定
时钟频率内
。
这引起开关电容器负载拉出规定的动态电流
，
它是被时钟频率处的电荷脉冲
产生的
。
我们使用变量
VAR_waveform_cntl
调整瞬时电流曲线
。
定义两个
piece-
wise-
linear
（
PWL
）
波形
，
一个是为阶跃响应
，
另外一个是为谐振响应
。
通常能定义电流上升率和本
节
PWL
方程定义的任何一般的电流波形
。
392
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
IProbe
fVRM
L4
Q
L=10nH
R=0.2mQ
Bulk
L
L_plane
L=96pH
/?=0.97mQ
IProbe
I_plane
Q
fl
Plane
Lbrdvias
L=19pH
R=0.043mQ
r
L
L_pkg
£=29pH
R=0.403mQ
Ball
Bum
IProbe
Ibump
+
V_DC
士
SRC1
V
Vdc=Vdd
L
Z._mout_22
L=(l+1861)/6*le-12
H=(3.892/6)mQ
Z_22u
Z^(1200/6)pH
R=(4.3/6)mQ
C
-1-C_22u
?522*6
加
F
R
Rskin
/?^(0.416+0.057)mQ
c
A_mount_lpO
f
1=(1+372)/10*
le-12
1
/?=(0.778/10)mQ
门
f
UP
。
C
L=(600/10)pH
./?=(10.3/10)mQ
C
±C_lpO
I
C=(1.0*10)gF
Switchcapload
L_4
~
-
p
£
IVARl
VAR
I
Eqn
|
VAR_pdn_steps
Vdd=1.0V-
clk_freq=2000MHz
I_dyn_max=9A
I
dyn
min=lA
I_leak=l
odc=100nF
TRANSIENT
Tran
Trani
StopTime=100
nsec
MaxTimeStep=0.
1
nsec
AC
AC1
Start=10.0
kHz
Stop=lGHz
Step=
I_AC
SRC4
lac=polar(1,0)A
Frequency=Frequency
----------------------------------
Z_target
R
R\
/?=Vdd*0.05(I_dyn_max-I_dyn_min)
n
图
10-11
顶部电路模型在
ADS
中对于负载仿真开关电容器
。
这个电路有
3
个回路
，
参数值基
于规定条件
，
它已在
PDN
谐振电路的默认值中进行了说明
变量
Ltran
是时间的函数
，
使
jload
的值是时间的函数
。
很多包含
ADS
的电路仿真
器排斥这个
，
但是这里继续按照这个电路的要求去做
。
虽然包含在芯片中
，
但开关电容器负载电路是泄漏元件
。
有时泄漏可用分流电阻来表
达
，
它给出正比于
PDN
电压的泄漏电流
。
可是
，
泄漏常常是电压的强函数
。
一些近代技
术节点给出的泄漏近似正比于电压的三次方
。
压控电流源的系数已经为这种情况进行设置
了
，
它是重要的阻尼
。
10.
12
三峰
PDN
脉冲
、
阶跃和谐振响应
：
瞬态仿真的相关性
在本节
，
我们讨论第
9
章介绍的
3
种时域波形以用于三峰
PDN
情况
，
3
种时域波形为
脉冲
、
阶跃和谐振响应
。
表
10
-
12
所示为由
PRC
预测的性能指标
。
表
10-12
3
个回路的每一个对脉冲
，
阶跃和谐振时域响应的
PRC
项的总结
25
类型
峰值分析
环路
1
（
M
E
1)
环路
2
（
峰
2
）
环路
3
（
峰
3
）
单位
58
TD
结果
时钟边缘下垂
（
脉冲响应
）
45
一
—
mV
59
TD
结果
阶跃响应下垂
292
69
69
mV
60
TD
结果
谐振响应
（
峰-峰
）
922
211
348
mV
第
10
章
PDN
设计的实用方法
393
VAR
V
AR_fbr_switch_capJoad
switch_halfj)eriod=
1
Zclk-firequency
tau=sw
itch_ha
I
f_period/4
q_cycle=l__tran/clk_fTequency
cJoad=q_cycle/Vdd
R_tau=tau/(2*cjoad)
Ljau=tau
A
2/(2
#
cJoad)/3
VAR
V
A
R_wavefbrm_cnt
I
t
ramp=lns
res_freqO=44.26MHz
resfreq
I
=63
39MHz
Ij)wl_0=I_dyn_max
l_pwl_l=pwl
(time.
l_dyn_min,
0.1,
10ns.
l_dyn_min.
10ns+t_ramp.
I_dyn_max.
100n$,
l_dyn_max)
I__pwl_2=cos_pulse
(time,
I_dyn_minJ_dyn_max,
I
Ons,
t_ramp.
t_ramp.
0.5/res_freq0-t_ramp,
l/res_freqO)
l-tran
=
l_pwi_2
ODR1
R=1.5mQ
IProbe
IJoad
口
6
ODR2
7?=l.0mn
【
Probe
I
ode
C^=odc-c
load
Circuits
Return
Half
clock
VtPulse
SRC2
Vlow=0
V
Vhigh=3
V
Delay=0nsec
Edge=cosine
Rise=50
psec
Fall=50
psec
Width=switch
Period=2*switch_halfjx
iod
LProbe
I
switch
SPDT
EJynamic
SWITCH1
Ron=0
Q
Rofl^l
GQ
(2
£1
A=L_tau
/f=R
tau
K-
r
Probe
Pleak
电
NonlinVCC
S
CSRCI
Coefl^list((
.0,0J_leak/Vdd**3)
ijialf_peri(!
i-50ps
图
10-12
用于仿真芯片开关电容瞬时电流的电路
。
这是在完整
PDN
电路中代表负载的子电路
这些项的负载阻尼假设有
50%
的占空比
，
8A
的最大谐振电流
。
负载阻尼大约为全电
流的一半
，
但它不是瞬时电流的一半
。
更为重要的是考虑谐振电流是最大电流的情况
，
这
意味着负载阻尼是完整电流阻尼的一半
。
这是电子数据表的默认值条件
，
描述
PDN
能够
发生的最差情况
。
图
10-13
所示为使用开关电容器负载电路进行仿真的脉冲响应
。
负载使用拉出的
4.5nC
的电流脉冲
，
这正如
PRC
第
15
行计算的那样
。
这个进入仿真的电流脉冲是
PDN
在
15ns
拉出的
。
片上电容的电流曲线的峰值为
25A,
在
0.
5ns
内完成
，
正如图
10~13
的底部所示
。
图
1613
的中间的图显示在芯片泵分支中测量的
PDN
电流响应
。
片上电容和泵回路电感已经从这
个波形中滤除了
。
在出现脉冲事件
5ns
后
，
出现
2A
的峰值
，
在显示阻尼正弦波曲线振铃
之前
，
出现
0.2A
的凹坑
。
泄漏电流是正常的
1A,
但是随
PDN
电压而变化
。
图
10-13
的顶部显示脉冲事件的芯片电压
，
脉冲事件出现后
0.
5ns,
电压达到最大下
垂
。
这个时候
，
所有
4.5nF
的电荷被负载拉出
，
片上电容的电荷已经被消耗
。
PRC
第
58
行预测的下垂是
45mV,
仿真的为
47mV,
有很好的相关性
。
电压曲线的其余部分是
PDN
脉冲响应的振铃
，
它清楚地指出
PDN
的谐振频率和阻尼
。
振铃在
4
周后消失
，
这证实了
4.5
的
q
因子
，
它显示在表
10-9
上的第
49
行
。
使用无
负载
q
因子是因为在时钟边缘之后
，
没有负载电流流动
，
这时在瞬态响应中无阻尼
。
图
10-14
所示为阶跃响应
。
这是在空闲状态后
，
时钟打开
，
突然在
1ns
内达到最大瞬
时电流
。
这是
Bandini
山的仿真
，
使用较长的仿真时间
，
阶跃响应也可仿真其他的阻抗峰
。