PDN设计之电源完整性 (史密斯).pdf - 第92页
第 4 章 | Chap ter 4 | 电 感 和 PDN 设计 4. 1 留 意 PDN 设计 中 电 感 的 原 因 电 源 分 配设计 是 为了 得 到一个 目 标 阻 抗曲 线 。 我 们可以 用 合 适的 模型来模拟 组 件 的 阻 抗 和 PDN 的相 互 连 接 ， 并将所有 的 互 连 作为传 输线 段 进行 建模 ， 在 频率足 够 低 的 情 况 下 它 们 本 身 可以 近 似为 电 感 和 电 容 的 元件 。…
第
3
章低阻抗测量
75
确性仅限于在
。
.
1
。
左右的阻抗
。
4
.
值得注意的是
，
一些理想电路元件的简单模型可以组合在一起
，
以匹配真实物理结
构的测量阻抗
。
这就使得对复杂系统的描述变得简单明了
。
5
.
为了克服单端口
VNA
测量的准确性和
DUT
阻抗限制
，
我们使用了双端口的
VNA
测量
。
这类似于开尔文四线检测
，
其中一个端口将电流引入
DUT,
另一个端口测量电压响
应
。
我们可以用这种技术来测量非常低的阻抗
。
6
.
设备的一阶阻抗是双端口测量中
25OXS
2
i
,
其中低阻抗
DUT
与端口
1
和端口
2
被
分流
。
7
.
在双端口低阻抗测量中要避免的一个重要的伪像是夹具的时间延迟所引入的相移
。
我们可以将其从测量中去嵌入
，
或者将其包含在用于
DUT
模型的电路拓扑中
。
8
.
双端口测量的另一个重要的伪像是阻抗或电感
，
它看起来比实际的要小
。
这是因为
双端口测量实际上是一个插入损耗测量
。
如果两个端口通过
DUT
时在空间上被分开
，
那
么衰减可能会影响测量的解释
。
9
.
我们可以利用双端口技术来测量离散电容的安装电感
，
并提取它们的电容
、
等效串
联电阻和等效串联电感
。
10
.
我们还可以使用双端口技术来测量片上电容
。
可以通过仿真得到
RLC
电路模型的
提取阻抗
，
或者阻抗的虚部可以当作一个简单的
LC
模型
，
以及在每个测量频率点通过简
单的代数方法从虚部中提取电容
。
11
.
通过一个封装来解释片上双端口阻抗曲线是件棘手的事情
，
因为它依赖于封装和
芯片电源网上的扩散阻抗
、
转换阻抗的分流特性
。
通过对组合电源分配网络的
3D
模拟来
详细解释阻抗曲线是最好的
。
参考文献
[1]
E.
Bogatin,
Signal
and
Power
Integrity
-
Simplified,
Second
Edition.
Upper
Saddle
River,
NJ:
Prentice-Hall,
2010.
[2]
I.
Novak,
''Measuring
MilliOhms
and
PicoHenrys
in
Power-Distribution
Networks,
55
in
Santa
Clara,
CA,
DesignCon^
2000,
pp.
1-14.
[3]
M.
Resso
and
E.
Bogatin,
Signal
Integrity
Characterization
Techniques.
IEC,
2011.
[4]
L.
Smith,
S.
Sun,
M.
Sarmiento,
Z.
Li,
and
K.
Chandrasekar,
st
On-Die
Capacitance
Measurements
in
the
Frequency
and
Time
Domains,in
Santa
Clara,
CA,
DesignCon,
2011.
[5]
M.
Sotman,
A.
Kolodny,
M.
Popovich,
and
E.
G.
Friedman,
**On-die
Decoupling
Capacitance:
Frequency
Domain
Analysis
of
Activity
Radius,in
2006
IEEE
International
Symposium
on
Circuits
and
Systems,
2006,
no.
1,
pp.
489y
92.
[6]
L.
D.
Smith
and
J.
Lee,
“
Power
Distribution
System
for
JEDEC
DDR2
Memory
DIMM,"
in
Electrical
Performance
of
Electrical
Packaging
(IEEE
Cat.
No.
03TH
8710),
2003,
pp.
121-124.
第
4
章
|
Chapter
4
|
电感和
PDN
设计
4.
1
留意
PDN
设计中电感的原因
电源分配设计是为了得到一个目标阻抗曲线
。
我们可以用合适的模型来模拟组件的
阻抗和
PDN
的相互连接
，
并将所有的互连作为传输线段进行建模
，
在频率足够低的情况
下它们本身可以近似为电感和电容的元件
。
信号导体的电感和返回路径导体是一种基本
的电气描述
，
它适用于所有的互连
。
我们也可以用电感和电容元件来近似其他的离散
分量
。
感应特性控制了真正的互连阻抗
，
特别是在高频率情况下
。
即使在低频情况下
，
VRM
的有效电感和大容量电容的电容相互作用也决定了
PDN
的并联谐振峰值
。
在中频时
，
并
联谐振和相关的峰值产生于真实电容元件的电容和电感特性
。
在高频时
，
由电容器
、
平面
和通孔组成的互连结构的回路电感控制着阻抗
。
降低
PDN
的电感是在较高频率时降低阻抗和峰值阻抗最重要的步骤之一
。
设计低电
感是平衡性能和成本的关键
。
若设计低电感结构时没有增加成本
，
你就知道这一点的重要
性了
。
电感知识是了解性价比设计的重要因素
。
提示
电感可以说是
PDN
元素中最重要的电子特性
。
较高值将会增加并联谐振峰值阻
抗
，
并且是在高频下设置最低阻抗的主导项
。
通过设计减少
PDN
的电感是提高
性能的最重要方法之一
，
有时这种才法的成本很低
。
对于设计工程师来说
，
电感是信号完整性中最令人头痛的难题之一
，
也是目前为止最
重要的问题之一
。
这很让人困惑
，
因为它很复杂
，
很多与电感有关的术语都被误解
，
并且
在工业中被错误地使用
，
混乱了我们的直觉
。
许多好的教科书对电感的介绍还是很正确的口⑸
。
本章的重点是建立强大的工程直觉
性和
在控制电感方面建立坚实的基础
。
4.2
简单回顾电容
，
初步了解电感
如果我们先重
新思考电容
，
那
么理解电感就会简单得多
。
就像每一个信号和返回线导
体都有电感一样
，
每一对导体也有一个相应的电容
。
第
4
章电感和
PDN
设计
77
电容的基本定义将两个导体之间的电荷差和导体之间的电压差联系起来
，
如下
：
C
=
§
和
Q=CV
(4-1)
式中
，
。
是导体两端的电容
(
F)
；
Q
是每个导体的电荷量
(C)
；
V
是导体之间的电压
(V)
。
电容并不是测量导体中电荷的差位
。
如果两个导体上正和负电荷量加倍
，
则电容保持
不变
。
当然
，
它们之间的电压是加倍的
。
电荷与电压的比值保持不变
。
电容是对导体之间存储电荷效率的一种度量
。
一对具有高电容的导体意味着我们可以
只需要增加少量的电压就能在每一个导体上增加额外的电荷
。
导体能有效地存储电荷
，
而
几乎不需要电压
。
同样
，
一个小的电容就意味着需要大量电压来存储少量电荷
。
在电压大
幅增大之前
，
没有过多的额外电荷可以补充到导体中
。
提示电容是一种直接测量导体通过电压存储电荷效率的方法
。
一个大容量的电容意
味着导体能以很小的电压来存储电荷
。
在这方面
，
两个导体之间的电容是导体的几何形状和导体周围介质材料的分布
。
这不
是导体之间的电压
，
而是电荷与电压的比值
。
影响电容的两个重要的物理特性是两个导体的重叠区域和它们的间距
。
影响电容的另
一个因素是板间材料的介电常数
。
如果两个导体之间没有电压差
，
那么就不会有额外的电
荷差
。
如果有足够的电荷将电压增加到
IkV,
那么它们的电容仍然是一样的
。
区分电容
、
电荷和电压是很重要的
。
电容只取决于导体的几何形状和电介质材料
。
无
论在电容器上施加多大的电压
，
它都是恒定的
。
电荷和电压是电容器的外部特性
。
它们可
以在不影响电容的情况下有任何值
。
电容器的阻抗与其两端电压和通过它的电流的比值有关
。
为了得到流过一个电容的电
流
，
我们对式
(
4-1)
的两边求导然后得到
：
1
=华=
。
字
(4-2)
At
di
考虑电压与电流的比值
，
我们最终得到一个电容在时域中的阻抗:
7―
V
_
V
z
~T~~dv
c
d7
(4-3)
这是一种完全正确的关系
，
只不过比较复杂
。
在时域中
，
电容的阻抗依赖于电容中电
压的精确波形
。
在时域中
，
电容器的阻抗并不是电容本身固有的
。
在频域中
，
阻抗有一个更简单的形式
。
在频域中
，
电流和电压是正弦波
，
在时域中描
述为
：
〜
rl
r
〜
I
=
，
oexp(j&)
且
丁
=
jg/
V
=
VoexpCjo/
)
dV
.
)
(4-4)
且