PDN设计之电源完整性 (史密斯).pdf - 第317页
第 8 章 PD N 生 态学 301 1E1 ! 1E- 2- 1 - 1E7 1E8 频率 ( Hz) 1E9 1E6 1E- 3 一一 1E6 1E7 1E8 1E9 频率 (H z) 图 8-62 从一个 芯片 焊 盘看 到 的阻 抗曲 线 ， 印 制 板 上 有 13 个 IO r F 的 MLCC 电 容 器 ， 它 分为印制 板 上 有 和 没有 另一个 芯片 两 种 情 况 图 8- 63 印制 板 上 有 13 个 相…
300
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
ESL
值一般低于典型的
MLCC
电容器
，
因为有多个电源和地的并联
。
这是好的特性,
因为它有助于减小其他
MLCC
电容器的并联电感
。
片上
ESR
值常低于
MLCC
的
。
例如
，
一个
50nF
的片上电容
ESR
值可能为
0.25/50
=
5m
。
，
而
50nF
的
MLCC
的
ESR
大约为
：
ESR[
。
]
=
温
。
.
43
=
舒
=
37m
。
（
8-
118
）
一般这不是好的指标
，
因为它对于
Bandini
山不贡献任何阻尼
，
可能短路了已经存在
的阻尼
。
电容的量级一般是从
50
〜
500nF,
其范围类似于
MLCC
电容器
。
在
PDN
中
，
影响其他芯片的度量是片上电容和封装引线电感的自谐振频率
，
正如从
印制板边看人的封装
。
我们推导
SRF
为
：
yLpk
g
[nH]
X
Cdie[nF]
当印制板上的两个芯片相同时
，
从印制板看到的芯片的
SRF
与
Bandini
山频率相同
。
当封装引线电感的典型值为
0.
25nH
和片上电容为
50nF
时
，
SRF
的量级为
：
r
159MHz
159MHz
4c
口
（
。
i
/
srf
=
,
L
r
L~~IT
=
,
-
=
45MHz
（
8-120
）
，
Lpkg[nH1
义
Cdie[nF]
，
0,
25
X
50
在其他芯片的
Bandini
山附近
，
印制板上不同封装芯片的
SRF
是作为电容器的
SRF
值
出现的
。
一
其他芯片的存在对系统有不同的影响
，
其中印制板面的元件不贡献阻尼
，
印制板面的
元件提供阻尼
。
当在印制板上存在很多未被优化的
MLCC
电容器时
，
从芯片焊盘看到的
PDN
阻抗
，
有近似
短路的
Bandini
山阻抗
。
MLCC
电容器仅减小了印制板面的
PDN
电感
，
产生短路的
Bandini
山
轮廓
。
靠近这个频率的其他带有
SRF
的低损耗电容器的影响是稍微减小了
Bandini
山
。
提示没有优化性能的意图
，
对于印制板上存在的其他芯片
，
一般的影响是稍微降低
Bandini
山
。
这意味着
：
如果
MLCC
电容器的容量没有被优化的话
，
印制板上有
更多的芯片共享同一个电源
，
这可能降低峰值阻抗
。
图
8-62
所示为这种行为的一个例子
。
印制板上有两个相同的芯片
，
一个对于另一个的
作用为去耦电容器
。
因为它们有相同的谐振频率
，
所以一个分裂出另一个
Bandini
山
。
印
制板上还有
13
个其他的
IO
r
F
电容器
，
每个的
ESL
为
0.
5nH
o
一般情况下
，
印制板上不同芯片的谐振频率是不相同的
。
这意味着
：
印制板上其他芯
片的影响是针对频率的
，
除了
Bandini
山外
。
图
8-63
所示为一个阻抗曲线的例子
，
它包含
印制板上有和没有多个且不相同的芯片的情况
。
它降低
Bandini
山峰值高度的影响非常小
。
提示
印制板上其他芯片的影响是稍微降低
Bandini
山和其他频率附近的小谐振
。
第
8
章
PDN
生态学
301
1E1
!
1E-2-
1
-
1E7
1E8
频率
(
Hz)
1E9
1E6
1E-3
一一
1E6
1E7
1E8
1E9
频率
(Hz)
图
8-62
从一个芯片焊盘看到的阻抗曲线
，
印
制板上有
13
个
IO
r
F
的
MLCC
电容
器
，
它分为印制板上有和没有另一个
芯片两种情况
图
8-
63
印制板上有
13
个相同的
MLCC
电容
器
，
分为有和没有多个且不相同芯片
的情况
当我们选择
MLCC
电容器容量
，
以提供平
坦的阻抗时
，
它们对
Bandini
山贡献阻尼
，
降低了固有的阻抗峰值
。
当我们在印制板
上加入芯片后
，
它们有典型的较低的
ESR
和较低的
ESL,
其作用是短路一些阻尼电
阻
，
以引起
Bandini
山峰生长
。
图
8-
64
所
示为优化
MLCC
电容器分布的例子
，
这些
电容器具有相同的附加芯片
，
以及共享电
源轨
。
图
8-64
具有优化的
MLCC
电容器的相同印制板的
阻抗曲线
，
这些电容器对
Bandini
山贡献
阻尼
。
印制板加入的几个芯片短路了阻尼
电阻
，
增加了
Bandini
山峰值阻抗
提示
加入共享电源的芯片可能使差的
PDN
稍微变好些
，
虽然它可使
PDN
的鲁棒性稍微差些
。
8.25
总结
1
.
PDN
系统由所有从芯片焊盘到
VRM
焊盘的相互连接线组成
。
PDN
上的每一个元
件都对阻抗曲线有贡献
，
在一定的频率范围内
，
某些元件的性能占统治地位
。
2
.
在最高频率处
，
片上去耦电容器提供最高频率的低阻抗
。
3
.
PDN
的最重要特性是峰值阻抗
。
它们常是由于电容器和电感器的并联组合引起的
。
4
.
最重要的并联谐振是由片上去耦电容和封装引线电感之间产生的
。
我们给出这个峰
以特定的名字
，
Bandini
山
。
5
.
Bandini
山的两个最重要的指标是特性阻抗和峰值频率
。
特性阻抗设置了
PDN
的可
能最低的峰值阻抗
。
峰值频率最为一般的范围是从
10
〜
100MHz
。
302
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
6
.
电源和地平面的唯一作用是
MLCC
电容器和
BGA
焊盘之间低的分布电感
。
腔体谐振和腔
体电容在
PDN
阻抗中仅发挥极小的作用
。
从芯片的角度看
，
腔体的尺寸对
PDN
的品质是无关的
。
7
.
当为
PDN
选择电容器容量时
，
最重要的设计原理是减小
Bandini
山的峰值阻抗
，
使
其合理地靠近目标阻抗
。
8
.
使用相同容量或
3
个不同容量的
MLCC
电容器
，
对
PDN
阻抗的影响有些不同
。
如
果你不知道片上电容和封装引线电感
，
则优化电容器的容量是困难的
。
9
.
降低
Bandini
山峰一个有效的方法是使印制板面的阻抗看起来像一个电阻器
，
它在
大约
1
〜
50MHz
的频率范围内
，
等于目标阻抗
。
它为
Bandini
山提供了阻尼
。
10
.
频域目标阻抗法
(
FDTIM)
是选择电容器容量以产生一个平坦阻抗曲线的过程
。
如
果你知道
Bandini
山的特性
，
那么就能够选择电容器的容量来降低
Bandini
山
。
如果你不知
道它们
，
则
FDTIM
的结果是最具鲁棒性的
PDN
。
参考文献
[1]
L.
Smith,
S.
Sun,
M.
Sarmiento,
Z.
Li,
and
K.
Chandrasekar,
u
On-Die
Capacitance
Measurements
in
the
Frequency
and
Time
Domains,in
Santa
Clara,
CA,
Design
Con,
2011.
[2]
L.
D.
Smith,
R.
E.
Anderson,
and
T.
Roy,
“
Chip-Package
Resonance
in
Core
Power
Supply
Structures
for
a
High
Power
Microprocessor
”
in
International
Electronic
Packaging
Technical
Conference
and
Exhibition
(IPACK),
2001,
vol.
1005,
no.
2,
pp.
5-10.
[3]
M.
Sotman,
A.
Kolodny,
M.
Popovich,
and
E.
G.
Friedman,
4<
On-die
Decoupling
Capacitance:
Frequency
Domain
Analysis
of
Activity
Radius,in
2006
IEEE
International
Symposium
on
Circuits
and
Systems,
2006,
no.
1,
pp.
489-492.
[4]
R.
Jakushokas,
M.
Popovich,
A.
V
Mezhiba,
S.
Kose,
and
E.
G.
Friedman,
Power
Distribution
Networks
with
On-chip
Decoupling
Capacitors.
Springer,
2011.
[5]
S.
Weir,
u
Bypass
Filter
Design
Considerations
for
Modem
Digital
Systems,
A
Comparative
Evaluation
of
the
Big
V,
Multi-pole,
and
Many
Pole
Bypass
Strategies,
n
in
DesignCon
East,
2005.
[6]
S.
McMorrow,
B.
Vicich,
S.
Weir,
and
T.
Dagostino,
4(
Pushing
the
Envelope
Without
Tears,
An
Advanced
Power
Delivery
Solution
DesignCon
2008,
“
in
DesignCon,
2008.
[7]
S.
Weir,
“
PCB
Power
Delivery
Optimizations
fbr
the
Cost
Driven
Era,
”
in
DesignCon,
2009.
[8]
T.
Hubing
and
J.
Drewniak,
u
Power
bus
decoupling
on
multilayer
printed
circuit
boards/*
Electromagn.
Compal.
IEEE
Trans.
,
vol.
37,
no.
2,
pp.
155-166,
1995.
[9]
L.
D.
Smith
and
A.
Corporation,
M
Frequency
Domain
Target
Impedance
Method
for
Bypass
Capacitor
Selection
fbr
Power
Distribution
Systems
Frequency
Domain
Target
Impedance
Method
(FDTIM),
M
in
Santa
Clara,
CA,
DesignCon,
2006.
[10]
L.
Smith
and
A.
Corporation,
**FPGA
Design
fbr
Signal
and
Power
Integrity,in
Santa
Clara,
CA,
DesignCon,
2007.