PDN设计之电源完整性 (史密斯).pdf - 第318页
302 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 6 . 电 源 和 地平 面的 唯一作 用 是 MLCC 电 容 器和 BGA 焊 盘 之 间 低 的 分 布 电 感 。 腔 体 谐 振 和 腔 体 电 容在 PDN 阻 抗 中仅发 挥极小 的 作 用 。 从 芯片的角 度 看 ， 腔 体 的 尺寸对 PDN 的 品 质 是无 关 的 。 7 . 当 为 PDN 选 择 电 容 器 容 量 时 …
第
8
章
PDN
生态学
301
1E1
!
1E-2-
1
-
1E7
1E8
频率
(
Hz)
1E9
1E6
1E-3
一一
1E6
1E7
1E8
1E9
频率
(Hz)
图
8-62
从一个芯片焊盘看到的阻抗曲线
，
印
制板上有
13
个
IO
r
F
的
MLCC
电容
器
，
它分为印制板上有和没有另一个
芯片两种情况
图
8-
63
印制板上有
13
个相同的
MLCC
电容
器
，
分为有和没有多个且不相同芯片
的情况
当我们选择
MLCC
电容器容量
，
以提供平
坦的阻抗时
，
它们对
Bandini
山贡献阻尼
，
降低了固有的阻抗峰值
。
当我们在印制板
上加入芯片后
，
它们有典型的较低的
ESR
和较低的
ESL,
其作用是短路一些阻尼电
阻
，
以引起
Bandini
山峰生长
。
图
8-
64
所
示为优化
MLCC
电容器分布的例子
，
这些
电容器具有相同的附加芯片
，
以及共享电
源轨
。
图
8-64
具有优化的
MLCC
电容器的相同印制板的
阻抗曲线
，
这些电容器对
Bandini
山贡献
阻尼
。
印制板加入的几个芯片短路了阻尼
电阻
，
增加了
Bandini
山峰值阻抗
提示
加入共享电源的芯片可能使差的
PDN
稍微变好些
，
虽然它可使
PDN
的鲁棒性稍微差些
。
8.25
总结
1
.
PDN
系统由所有从芯片焊盘到
VRM
焊盘的相互连接线组成
。
PDN
上的每一个元
件都对阻抗曲线有贡献
，
在一定的频率范围内
，
某些元件的性能占统治地位
。
2
.
在最高频率处
，
片上去耦电容器提供最高频率的低阻抗
。
3
.
PDN
的最重要特性是峰值阻抗
。
它们常是由于电容器和电感器的并联组合引起的
。
4
.
最重要的并联谐振是由片上去耦电容和封装引线电感之间产生的
。
我们给出这个峰
以特定的名字
，
Bandini
山
。
5
.
Bandini
山的两个最重要的指标是特性阻抗和峰值频率
。
特性阻抗设置了
PDN
的可
能最低的峰值阻抗
。
峰值频率最为一般的范围是从
10
〜
100MHz
。
302
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
6
.
电源和地平面的唯一作用是
MLCC
电容器和
BGA
焊盘之间低的分布电感
。
腔体谐振和腔
体电容在
PDN
阻抗中仅发挥极小的作用
。
从芯片的角度看
，
腔体的尺寸对
PDN
的品质是无关的
。
7
.
当为
PDN
选择电容器容量时
，
最重要的设计原理是减小
Bandini
山的峰值阻抗
，
使
其合理地靠近目标阻抗
。
8
.
使用相同容量或
3
个不同容量的
MLCC
电容器
，
对
PDN
阻抗的影响有些不同
。
如
果你不知道片上电容和封装引线电感
，
则优化电容器的容量是困难的
。
9
.
降低
Bandini
山峰一个有效的方法是使印制板面的阻抗看起来像一个电阻器
，
它在
大约
1
〜
50MHz
的频率范围内
，
等于目标阻抗
。
它为
Bandini
山提供了阻尼
。
10
.
频域目标阻抗法
(
FDTIM)
是选择电容器容量以产生一个平坦阻抗曲线的过程
。
如
果你知道
Bandini
山的特性
，
那么就能够选择电容器的容量来降低
Bandini
山
。
如果你不知
道它们
，
则
FDTIM
的结果是最具鲁棒性的
PDN
。
参考文献
[1]
L.
Smith,
S.
Sun,
M.
Sarmiento,
Z.
Li,
and
K.
Chandrasekar,
u
On-Die
Capacitance
Measurements
in
the
Frequency
and
Time
Domains,in
Santa
Clara,
CA,
Design
Con,
2011.
[2]
L.
D.
Smith,
R.
E.
Anderson,
and
T.
Roy,
“
Chip-Package
Resonance
in
Core
Power
Supply
Structures
for
a
High
Power
Microprocessor
”
in
International
Electronic
Packaging
Technical
Conference
and
Exhibition
(IPACK),
2001,
vol.
1005,
no.
2,
pp.
5-10.
[3]
M.
Sotman,
A.
Kolodny,
M.
Popovich,
and
E.
G.
Friedman,
4<
On-die
Decoupling
Capacitance:
Frequency
Domain
Analysis
of
Activity
Radius,in
2006
IEEE
International
Symposium
on
Circuits
and
Systems,
2006,
no.
1,
pp.
489-492.
[4]
R.
Jakushokas,
M.
Popovich,
A.
V
Mezhiba,
S.
Kose,
and
E.
G.
Friedman,
Power
Distribution
Networks
with
On-chip
Decoupling
Capacitors.
Springer,
2011.
[5]
S.
Weir,
u
Bypass
Filter
Design
Considerations
for
Modem
Digital
Systems,
A
Comparative
Evaluation
of
the
Big
V,
Multi-pole,
and
Many
Pole
Bypass
Strategies,
n
in
DesignCon
East,
2005.
[6]
S.
McMorrow,
B.
Vicich,
S.
Weir,
and
T.
Dagostino,
4(
Pushing
the
Envelope
Without
Tears,
An
Advanced
Power
Delivery
Solution
DesignCon
2008,
“
in
DesignCon,
2008.
[7]
S.
Weir,
“
PCB
Power
Delivery
Optimizations
fbr
the
Cost
Driven
Era,
”
in
DesignCon,
2009.
[8]
T.
Hubing
and
J.
Drewniak,
u
Power
bus
decoupling
on
multilayer
printed
circuit
boards/*
Electromagn.
Compal.
IEEE
Trans.
,
vol.
37,
no.
2,
pp.
155-166,
1995.
[9]
L.
D.
Smith
and
A.
Corporation,
M
Frequency
Domain
Target
Impedance
Method
for
Bypass
Capacitor
Selection
fbr
Power
Distribution
Systems
Frequency
Domain
Target
Impedance
Method
(FDTIM),
M
in
Santa
Clara,
CA,
DesignCon,
2006.
[10]
L.
Smith
and
A.
Corporation,
**FPGA
Design
fbr
Signal
and
Power
Integrity,in
Santa
Clara,
CA,
DesignCon,
2007.
|
Chapter
9
|
第
9
章
瞬时电流和
PDN
电压噪声
9.
1
瞬时电流如此重要的原因
在核电源分配网络产生的电压噪声强烈地依赖于流过
Vdd
和
Vss
轨之间的特定的瞬时
电流和
PDN
阻抗
。
如果流过芯片的
PDN
电流是常数
，
则
PDN
设计中仅要考虑
PDN
的直
流电阻
。
这个量定义为
PDN
中的
IR
压降
。
因为很多调整器有用于反馈电压源的外部敏感线
，
来调整输出电压
，
敏感线在电气上
粘贴在芯片焊盘的邻近
，
以保证恒定直流电压接近目的电压
。
这允许不断的
PDN
设计尝
试
，
我们不用担心除了电阻以外的任何事情
。
在恒定的
PDN
电流中
，
很少提供用于常规运行微码的高端产品
。
特殊的瞬时电流波
形
、
它的频率分量和当它们伴随着
PDN
阻抗开关通时
，
最终决定了芯片焊盘上的电压噪
声
。
这意味着
：
对
PDN
阻抗的鲁棒性定义指标时
，
若不知道由
PDN
流向规定器件的瞬时
电流的重要特性
，
是不可能的
。
提示
定义具有鲁棒性的
PDN
指标时
，
不知道芯片工作期间最差情况下的瞬时电流详
情
，
是不可能的
。
不知道瞬时电流的特性意味着我们不会得到好于
“
猜测
”
可接
受的
PDN
。
当然
，
通过核或者
I/O
的电流强烈地依赖于芯片的指标性能
，
不同的应用有不同的功
能
，
这依赖瞬时工作的微码
。
检查几种简单假设的情况
，
我们能产生近似的
、
参数化的瞬
时电流模型
，
以用于探索设计空间
，
找到合理的限制和一个
PDN
阻抗指标的基础
。
提示
知道的核瞬时电流指标越多
，
PDN
阻抗和电压轨噪声的指标越准确
。
这意味着
小的设计裕度需求和高的性价比设计
。
芯片电源轨上的电压也复杂地依赖电源瞬时电流流过的负载和
PDN
的阻抗曲线
。
使
这个分析变得复杂的原因是只能在时域描述瞬时电流负载
，
而阻抗曲线是在频域
。
我们使用频域来描述阻抗曲线
，
以分析时域电流激励的电压响应
。
这里必须明确的假
设
：
阻抗曲线的电路响应是线性和时不变的
。