PDN设计之电源完整性 (史密斯).pdf - 第261页
第 8 章 PDN 生 态学 245 在开始 的 时 候 ， 根据 馈 向 PDN 的 最大 电 流 和 每 一 对 允 许的 最大 电 流 ， 设置 最小 的电 源 / 地 的 对数 。 例 如 IPC 推 荐 ： 直 径 为 lOmil 的通 孔 的 最大 电 流处 理能 力 约 为 2A 。 直 径 为 lmil 的金 线的 最大 额 定 电 流 约 为 1A, 更 为保 守 的限 制 接 近 O.25A 。 如果 假 设 封 装…
244
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
提示
半导体供应商要提供准确的
PDN
封装模型总是如此重要
，
但这很少能得到却总
是想要得到
。
如果你不能从半导体供应商处得到模型
，
那么为了仿真和优化
PDN,
你应该使用一些封装设计知识
，
以估算封装引线电感
。
因为等效封装引线电感的范围可能很大
，
所以估算它是困难的
。
对于具有几百个电源
和地焊接球
、
多对电源和地平面的大的多层封装来说
，
等效回路电感能低到几个皮享
。
在
四面扁平封装
(
QFP)
的情况下
，
引线长度为
0.5in,
电源和地仅有两对
，
等效电感可能大
到等效封装电感有
10
000
倍的差别
，
这依赖于特定的详情
。
在封装
PDN
中估算回路电感最为简单的方法是假设通过封装的每个分开的路径
，
除
了通过平面的部分以外
，
在单位长度和总长度上有回路电感
。
如果有〃对并行途径
，
则可
近似得到等效回路电感
：
L]oop
X
Lper-lcn
X
Len
(81
11)
"pairs
式中
，
是封装
PDN
的等效回路电感
；
Npairs
是电源-地对中针的对数
；
Lper-len
是单位长
度的回路电感
，
好的估计值为
20pH/mil
；
Len
是每对的有效长度
。
这里假设封装的电源和地平面间的回路电感与分离途径相比
，
贡献小得多
。
情况不会
总是这样的
。
例如在多层
BGA
中
，
总长度可包括
PCB
通孔
、
焊接球
、
封装到平面的短路径
，
然后
是到芯片的
C4
连接器
，
其长度为
50mil
这个量级
。
如果有
100
对电源和地
，
则等效回路电
感的量级为
：
Lioop
=
-
-
-
X
LpeZen
X
Len
=
-
X
20
X
50mil
=
10pH
(8-
12)
"pairs
100
mil
电源和地平面之间的厚度为
lmil,
这时片状电感是
32pH/milXlmil
=
32pH
。
通过平
面的分布电感能近似为
1
平方
，
或
32pH
。
依赖于平面的数量
，
电源和地连接的数量
，
分
布电感可能是重要的
，
这引起综合的困难
，
特别是在小的封装电感端
。
在小型引线封装或二层
BGA
封装(如芯片级别的封装
(CSP))
中
，
总的引线长度可能是
250mil
这个量级
，
在
20
对电源和地
。
总的回路电感大约为
：
Loop
=
-
-
—
X
per-len
X
Len
—
[
X
20
X
250mil
—
250pH
(8-
13)
"pairs
20
mil
虽然这些方法只提供了有效封装引线电感的粗略估计
，
得到更加准确估算的唯一方法
是进行测量或者由内部封装结构的详细信息执行
3D
仿真
。
在
S
参数的测量或仿真中
，
所
有电源和地的并行路径可看作一个端口短路
，
然后在另一个端口计算电源和地之间的
Sn
0
使用式
(
8-14),
利用
Su(f)
计算等效回路电感
：
Zioo
P
(
/
)
=
50
。
:
+
能
工
和
Lioop
=
【
mag
落
p(f)]
(8-14)
1
—
on
(
j)
Z
kj
S
参数和阻抗都是复数
。
当没有其他数据可用时
，
有时能使用一种其他方法来对等效回路电感进行粗略的估
算
。
基于电源和地的数目
，
以及它们的长度进行的估算
，
依赖于
“
逆向工程
”
。
第
8
章
PDN
生态学
245
在开始的时候
，
根据馈向
PDN
的最大电流和每一对允许的最大电流
，
设置最小的电
源/地的对数
。
例如
IPC
推荐
：
直径为
lOmil
的通孔的最大电流处理能力约为
2A
。
直径为
lmil
的金
线的最大额定电流约为
1A,
更为保守的限制接近
O.25A
。
如果假设封装中电源和地回路的最小数目被最大总电流所限制
，
此电流是基于平均功
率耗散的
，
我们就能估计用在封装中的电源-地对数可能为多少
。
最小的电源-地的对数大约为
：
lave
__
〈
功率
〉
/
o
1
C
：
A
"
pairs
y
-
77
乂
丁
\O~
】
max
_
pair
V
dd
X
1
max
式中
，
"pairs
是最小数目的电源-地的针对数
；
，
max_pair
是任何对的最大额定电流
；
Vdd
是电源
电压
；
〈
功率
〉
是芯片核的平均功率耗散
。
例如
，
一个器件的核耗散功率为
1OW,
电源电压为
IV,
使用保守的
1max_pair
=
l/4A
。
最小的针对数为
：
许
a*
＞
/ma
：
pair
=
-dd
X
，
max
=
IV
X
0.
25A
=
这指出了另外一种估算封装
PDN
回路电感的方法
，
它大约是
：
1
Lloop
"pairs
X
Lp
er
-
le
n
义
Len
=
Vdd
"呈
「
X
L
peHen
x
Len
(8-17)
式中
，
而
airs
是最小的电源-地的针对数
；
/max_pair
是任何对的最大额定电流
（
A
）
；
Vdd
是电源
电压
；
（
功率
〉
是芯片核的平均功率耗散
（
W
）
；
心
。
叩是整个封装
PDN
的等效回路电感
（
pH
）
；
Lperien
是单位长度的回路电感
（
pH/mil
）
,
好的估计值为
20pH/mil
；
Len
是每一对
的有效长度
（
mil
）
。
这个估算与预期的一致
。
回路电感应该随着每对长度及其单位长度的电感的增加而增
加
。
如果最大电流增加
，
则需要的针对数减少
，
回路电感增加
。
如果核的平均耗散功率增
加
，
则针对数增加
，
回路电感减小
。
对于小的有适度尺寸的引线封装的器件
，
估计的特征如下
：
Len
=
250mik
L
pe
.i
e
n
=
20pH/mil
、
Vdd
=
lV
、
I
m
ax_pair
=
0.
25
A.
＜功率
＞
=
5W
。
粗略地估算封装
PDN
的回路电感为
：
Lioop
=
Vdd
与鲁
,pair
*
；
^尸■
X
Len
=
1
*]
25
义
20
X
250
=
250pH
(8-18)
〈
功率)
o
对于大的多层
BGA
来说
，
特征值可能为
：
Len=100mil.
Lpe.ien
=
20pH/mik
V
dd
=
lV.
Imax_pair=0.
25A
、
＜功率＞
=25\¥
。
封装
PDN
的总回路电感为
：
%
=
一.轻/
x
Li
X
Len
=
1
25
x
20
X
100
=
20pH
(8-19)
这些是可预期的封装回路电感的典型值
。
除了回路电感以外
，
每个路径中还存在一些串联电阻
。
通孔和焊接球的串联电阻是
10m
。
量级
。
铜片状电阻是
1m
。
/
平方
。
实现相互连接的途径可能使用
10
平方内连迹线,
246
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
它对串联电阻的贡献大约为
10mn
o
单一电源-地对的总
ESR
是每个腿
20m
。
，
或者总的是
40m
。
。
当
20
对并联时
，
封装
路径的有效
ESR
是
2mo
这个量级
。
与片
上
50nF
的去耦电容器的
ESR
（
5m
。
）
相比
较
，
它的贡献比较小
。
例如
，
图
8-8
所示为从芯片封装的附
加侧看入其余封装
，
通过电路板通孔到印
制板电源和地的腔体间的阻抗曲线
，
假设
腔体被短路在一起时印制板阻抗处于最好
情况
。
若一个
5W
的器件的
Li°°p
=
250pH
、
ESR=5m
。
、
片上电容为
50nF,
则对于小
引线芯片封装的阻抗来说
，
这个阻抗曲线
是典型的
。
8.
4
Bandini
山
从芯片焊盘向外看的阻抗曲线
，
尤其
1E4
1E5
1E6
1E7
1E8
1E9
1E10
频率
(Hz)
图
8-
8
当印制板侧被短路在一起
，
且
ESL
=
250pH
、
ESR
=
5m
。
、
片上电容为
50nF
时
，
封装引线的阻抗曲线
。
使用
Keysight
的
ADS
进行仿真
在低频
，
依赖于封装的另外一边连接的器件
。
当我们取
“
最好的情况
”
时
，
PDN
电路板的阻
抗可能是最低的
（
即完全短路
）
，
从芯片焊盘处可以看见并联的片上去耦电容器和封装引线
电感
，
这两个组合后产生并联谐振
，
它是
PDN
生态学中最重要的特性
。
图
8-9
是芯片视角下的等效电路和由此产生的阻抗曲线
，
在这种情况下
，
片上去耦电
容器的参数为
50nF,
封装引线电感为
250pH
。
图
8-9
从片上电容的焊盘和印制板侧被短路的封装引线电感角度看到的阻抗曲线
。
使用
Keysight
ADS
进行仿真
。
插入的是用于仿真的等效电路模型
片上电容和封装回路电感的并联谐振峰值阻抗是所有器件都存在的属性
。
这个特性一
般在阻抗曲线上是大的峰并会引起大的问题
，
如果存在大的瞬时电路
，
则对应频率分量会
越过这个峰值阻抗
。
在这个例子中
，
并联谐振频率大约为
45MHz
。