PDN设计之电源完整性 (史密斯).pdf - 第412页
396 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 开 关 电 容 器 负载电 流 的 最 终 数 值会 小 于 理 想 电 流源 值 ， 因 为 DC IR 压 降 减 小 了 芯片电 压 。 消 耗的 平均 电 流 稍 小 ， 因 为 带有 稍 微小 PDN 电 压 的电 容 器 负载 消 耗稍 微小 的电荷 。 顶部 图形显 示 两 种负载 下 的电 压 波形 。 正如 预 期 的那 样 ， …
第
10
章
PDN
设计的实用方法
395
(
>
)
«
赛
宏
矛
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns)
(
a
)
I
M
)s
AD
m_ideal_CSJ
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
图
10-14
三峰值
PDN
阶跃响应
，
它们与理想电流源和开关电容器激励的响应相比较
。
顶部
轨迹
：
在芯片焊盘上用两个不同的电流模拟通过相同的
PDN
模型的流动而激励的
电压
。
中间轨迹
：
两种不同的电流模型
，
从电路印制板通过封装进入芯片的电流流
动
。
底部
：
开关电容器负载拉出的瞬时负载电流
。
理想电流源恰是在阶跃的边缘
为
15A,
它从负载阻尼中没有获得好处
。
从振铃看到的
q
因子大约为
4
。
提示
比较清楚地指出
：
更加实际的开关电容器负载模型比假设为恒流源阶跃可提供
更大的阻尼
。
这意味着芯片焊盘上实际的电压噪声可能小于基于简单理想电流
阶跃仿真的数值
。
这是
PDN
设计中裕度的一些额外的来源
。
396
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
开关电容器负载电流的最终数值会小于理想电流源值
，
因为
DC
IR
压降减小了芯片电
压
。
消耗的平均电流稍小
，
因为带有稍微小
PDN
电压的电容器负载消耗稍微小的电荷
。
顶部图形显示两种负载下的电压波形
。
正如预期的那样
，
理想电流源比开关电容器负
载产生较深的下垂
，
因为在电压减小时理想电流不会减小
，
电流波形也是如此
，
开关电容
器负载比理想电流源负载有更大的阻尼
。
PRC
中计算的
292mV
的阶跃下垂是在理想电流源消耗全瞬时电流阶跃时产生的
。
因
此
，
我们应该与仿真的理想电流源下垂
（
271mV
）
进行比较
。
假设的瞬时电流为
8A,
由
于
PDN
电压下垂
，
开关电容器负载不会产生完整的
8A
瞬时电流
。
理想电流源仿真的下垂
或多或少地小于
PRC
预测的下垂
，
因为泄漏负载拉出的电流正比于电压的三次方
。
随着
PDN
下垂
，
它消耗明显减小的电流
，
导致阶跃电流减小
。
提示
这些影响泄漏电流和芯片上电荷的瞬时电压及瞬时电流的相互作用
，
会使电子
数据表上变得太复杂
，
我们必须在电路仿真器中分析它们
。
最终
，
图
10-
15
所示为第三个重要的电流波形响应
，
即谐振响应
。
瞬时电流是正常的
9A-1A=8A,
底部图所示为电流脉冲的曲线
，
当使用开关电容器时
，
它很清楚地受到
PDN
电压的影响
。
随着谐振生长
，
脉冲曲线受到影响
。
在高电流
（
8A
）
期间
，
开关电容
器负载电流下跌
，
因为
PDN
电压下跌
。
在低电流期间
（
1A
）
,
电流峰上升
，
因为
PDN
电
压峰上升
，
泄漏电流增加
。
图
10-15
中间的图形显示了泵分支的电流
。
随着谐振的建立
，
会产生周期性的负电流,
这表示在一定的时间周期
，
电流流入和流出封装
。
片上电容的电场能量被存储和释放
，
封装
回路电感的磁场能量被存储和释放
，
二者是交替进行的
，
就如任何并联谐振回路那样
。
理想
电流源负载建立起较大的电流波形
，
因为它不像开关电容器负载那样可获得负载阻尼的好处
。
图
10
-
15
的顶部图显示芯片电压波形
。
正如预期那样
，
因为来自负载损耗的阻尼
，
所
以开关电容器负载产生较少的峰-峰噪声
。
PRC
电子数据表预测为
922mV
的峰-峰值
，
开
关电容器负载仿真的是
903mV
。
在
9A
—
1A
=
8A
的瞬时电流下
，
q
因子被应用于
PRC
计
算中
。
电子数据表上的简单估算和电路仿真具有非常好的一致性
。
无负载阻尼的理想电流
源负载产生巨大的
1.
588V
的峰-峰值
。
表
10-13
所示为所有的
PDN
指标
。
表
10
・
13
三峰值中的每一个
，
在
PRC
中的性能指标总结
25
类型
峰值分析
环路
1
（
峰
1
）
环路
2
（
峰
2
）
环路
3
（
峰
3
）
单位
54
PDN
的性能指标
— —
—
—
55
FD
结果
峰值频率
44.
1
1.
98
0.
130
MHz
56
FD
结果
峰值阻抗
91
21
34
mQ
57
FD
结果
PDN
比
（
Z
与目标阻抗之比
）
14
3.
3
5.
5
—
58
TD
结果
时钟边缘下垂
（
脉冲响应
）
45
—
—
mV
59
TD
结果
阶跃响应下垂
292
69 69
mV
6()
TD
结果
谐振响应
（
峰-峰
）
922
211
348
mV
61
DC
结果
来自
VRM
对电路的
DC
电阻
3.
1
— —
m
。
62
DC
结果
最大电流下的
DC
功率损耗
312
—
—
mW
第
10
章
PDN
设计的实用方法
397
ADS
2.0
(
>
)
图
出
能
出
r
o
o
o.
m_SCL
ind
Delta=-3.386E-8
dep
Delta=
-0.903
Min,
Delta
Mode
ON
m7
Time
=
185.5ns
Peak3_cs..circuits=l
.747
Max
midealCS
indDelta=-1.087E-8
dep
Delta=-
1.588
Min.
Delta
Mode
ON
m8
Time=
185.5ns
Circuits=1.414
Max
I
70
60
50
40
I,
30
「
170
—
160
—
150
I
40
—
130
I
120
I
o
'I'
,
loo
「
90
—
00
2
—
190
—
80
30
20
10
0
ADS
(
<
)
棍
-tf
联
20
70
6050
40
30
80
90
00
20 30
40
50
60
70
80
90
)()
2
0
10
20
30
40
50
60
70
80
90
100
110
120
130
140
150
160
170
180
190
200
时间
(ns)
「
20
间
时
间
时
图
10-15
三峰
PDN
的谐振激励的瞬态响应
，
它由理想电流源和开关电容器负载来仿真
。
顶
部
：
来自两个不同电流模型的芯片焊盘上的仿真电压
。
开关电容器负载模型(包含
动态阻尼)显示较小的峰值高度
。
中间
：
从电路印制板通过封装引线和芯片焊盘进
入芯片的电路流动
，
由
Bandini
山并联电抗滤波
。
泄漏电流来自理想电流源
。
底部
：
使用方波开关改变片上电容器负载的电流
10.
13
时域和频域中独特的
q
因子
在本节
，
评估不同的
q
因子在频域和时域中的影响
。
我们首先隔离
4
种阻尼机制中的