PDN设计之电源完整性 (史密斯).pdf - 第438页
422 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 觉 地 预 期 较 小 的瞬 时 电 流 可 在 较高频率 下 重 复 。 在 谐 振 频率 处 瞬 时 电 流 的被 减 小 （ 一半 ） 是 特 殊情 况 。 因 为 瞬 时 电 流是 频率的 函 数 ， 所 以 目 标 阻 抗 也 是 频率的 函 数 。 在 这种 情 况 下 ， 我 们 有效地增 加 谐 振 频 带 的目 标 阻 抗 ， 从…
第
10
章
PDN
设计的实用方法
421
10.
19
再次审视瞬时电流的假设
到目前为止
，
在
PDN
分析中
，
我们已经假设
：
最大的瞬时电流
（
/max
—
即动态
电流高达
8A
。
可是
，
在谐振频率处重复这些的概率常常是非常低的
。
从负载观点理解电源
完整性工程师可能会争论
：
谐振频率时的最大重复瞬时电流仅是瞬时电流的一半
。
在这种
情况下
，
我们可能会争论
：
PDN
应该设计成为有
5
〜
9A
之间的瞬时电流
。
如果能这样假
设的话
，
则瞬时电流应该从
8A
减小到
4A
。
我们仿真这种减小瞬时电流的情况
。
图
10-
37
显示这个结果
，
最大下垂减小到
165mV
。
mimproved
ind
Delta=6.065E-8
dep
Delta=-0.165
Min,
Delta
Mode
ON
mlO
Time=5.000ps
Circuits=0.997
( A )
国
印
CINd
m_3peak
ind
Delta=8.365E-8
dep
Delta=-0.480
Min,
Deka
Mode
ON
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
ADS
20
15
超
联
10
5
时间
（
ns
）
0
!改进后的卜
ND
图
10-37
重复瞬时电流从
8A
减小到
4A
（
在
5
〜
9A
之间
）
，
PDN
的性能改进
。
在谐振频带
处
，
目标阻抗上移
12.6m
。
看上去这个瞬时电流非常像是频率的函数
，
一般情况下
，
取合理的时间量
，
以使它从
最小动态电流变到最大动态电流
，
周而复始
。
在非常高的频率重复这个是困难的
，
我们直
422
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
觉地预期较小的瞬时电流可在较高频率下重复
。
在谐振频率处瞬时电流的被减小
（
一半
）
是特殊情况
。
因为瞬时电流是频率的函数
，
所以目标阻抗也是频率的函数
。
在这种情况
下
，
我们有效地增加谐振频带的目标阻抗
，
从
6
・
3
〜
12
・
6mC
。
在低频带
，
这完全可能使负
载拉出满瞬时电流
，
但是不可能在较高重复率下重复瞬时电流
。
提示
在深度理解产品和微码控制产品的情况下
，
它可引导我们如何设置目标阻抗成
为频率的函数
。
具有类似工艺的前面产品的测量数据
，
是对这个工作很好的指
导
。
这需要电源完整性工程师对价格
、
性能和风险进行折中
。
在谐振频率处
，
PDN
阻抗满足目标阻抗
，
甚至有特性阻抗满足目标阻抗
，
这常是价格
昂贵的禁地
。
现在
，
我们需要评估瞬时电流对频率曲线和在较高频率下抬高目标阻抗意愿
的风险水平
。
现在
，
我们回到为最终改进考虑的阶跃响应和回答关于上升时间的问题上面
。
正如在
10.
14
节说明的那样
，
如果电流负载的上升时间足够的长
，
那么将不会激励给定的阻抗峰
。
一些数字产品具有为填充和完成时间花时间的传递通道
。
当时间进入传递通道
，
一个门闩能
使数据进入第一个时钟边缘
，
在第二个时钟周期是两个门闩
，
以类似方法进行操作
，
第二十
时钟周期是
20
个门闩
。
这在电流边缘上升沿和下降沿处
，
给出了平滑电流的上升和下降
。
传
递通道是争论在较高频率瞬时电流减小的好理由
；
因此
，
对
PDN
阻抗峰的要求是能放松的
。
图
10-38
所示为
PDN
对具有
17ns
长斜坡电流阶跃的响应
，
这是
5
倍
Bandini
山阻抗峰
PDN
时间常数
，
并且不能明显地激励这个谐振峰
，
最大下垂是
96mV
。
具有
17ns
斜升的电
流戏剧性地降低了阶跃响应
。
对于这个波形
，
我们知道电压下垂的主要贡献者是在这个频带上传送电流的电容器的
ESR
、
时钟边缘噪声和一些小的电抗效应
，
因为电压曲线在
100ns
附近不是完全平坦的
。
作为起始点
，
这代表巨大的改进
。
一些产品工艺有可靠的传递通道
，
预期的电流上升时间
有好的表现
。
可是
，
总是存在有突发事件的风险
，
要从缓存失效中恢复
，
等等
。
再次指
出
，
如果电流上升时间在所有情况下和所有时间内都有好的表现
，
则需要知道详细的产品
知识
。
通常
，
长的通道使谐振频率时的瞬时电流减小
。
10.
20
实际的限制
：
风险
、
性能和价格折中
我们开始讨论的三峰
PDN
不能满足低于甚至接近目标阻抗的要求
。
仔细选择印制板
电容器和附加封装上的电容器来在物理上改善
PDN
。
我们利用加入的阻尼电阻
，
改善线性
电路元件的
VRM
模型
。
然后考虑谐振频率时的实际瞬时电流
、
电路上升时间
，
利用负载
上升时间特性修正目标阻抗对频率关系的可能性
。
通过这些考虑
，
我们减小了预期的
PDN
电压下垂
，
从令人惊讶的
497mV
（
正常
PDN
电压的
50%
）
到
96mV
。
下垂仍旧远大于
5%
的容差
（
50mV
）
。
这代表有发生失效的重大
风险
，
因为
PDN
超过电压容差
，
电路也许不能运行得需要的那样快
。
这些风险对于消费
者产品市场是可能被接受的
，
但是
，
在航空
、
汽车
、
医学和与人类生命有关的应用等领域
是不能接受的
。
第
10
章
PDN
设计的实用方法
423
ADS
1.10
0.75
0
0.80
m
10
Time=5.000ps
Circuits=0.997
mimproved
ind
Delta=2.865E-8
dep
Delta=-0.096
Min,
Delta
Mode
ON
m_3peak
ind
Delta=
1.566-8
dep
Delta=-0.2
18
Min,
Delta
Mode
ON
095
0.90
0.85
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
>
)
田
宇
a z d
6
4
2
4
2
0
8
1
1
1
1
1
1
Ds
( V )
A
0
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
图
10-38
控制上升时间来改善
PDN
性能
。
开关电容器负载在
17ns
中斜升
（
5
倍
Bandini
山峰
时间常数
）
。
比较了原来的
PDN
和改进的具有更长时间常数的阶跃响应的指标
最终的方案不是一个
PDN
改进
，
甚至为分析改进
，
常是一种最终的铤而走险的行动
。
VRM
电压可能必须上升
50mV
。
正比于电压平方的动态功率消耗将上升
10%
。
正比于电
压三次方的泄漏电流将上升
15%
。
热曲线明显受到影响
，
可靠性也受到影响
，
因为电路在
高电压下经历更长的时间
。
提示
抬高
VRM
电压
，
对于产品和电源完整性工程师的来说
，
有几个负面影响
。
可
是
，
为满足性能
、
价格和日程限制
，
有时要接受更大的风险
。
所以
，
基于对类
似产品的性能分析后进行的判断是如此的重要
。
提示
越多地知道老产品和特性优良产品的特点
，
理解下一个设计路线时就越深入
。