PDN设计之电源完整性 (史密斯).pdf - 第369页

第 9 章瞬 时 电 流 和 PDN 电 压噪 声 353 在抗 冲击之前 ， PDN 电 流已 经被设置 为 恒定 的 L55A 。 若突 然有 丢 失 的 时 钟边缘 ， 芯 片 不 能 消 耗 已 经 从 封 装电 感流 入 的电 流 。 由电荷 无处 可去 ， 所 以 它对 片 上 电 容 进行 充 电 , 充 电量 与原 来 脉 冲响 应消 耗的相等 。 结 果是 片 上 电 容 电 压 有尖 刺和 PDN 阻 尼正弦振 铃 …

100%1 / 453
352
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
底部图形是芯片焊盘上的电压响应
。
它大约取
3
个谐振周期
，
幅度生长为最大
，
因为
牙因子稍大于
3
。
峰-峰噪声是
(
L
088
—
0.
892)V=196mV,
稍小于预期结果
，
即使时钟边
缘噪声是叠加的
。
4
4
Vpk-pk
=
—
X
/transient
X
Z
pea
k
=
—
X
1.
55A
X
100m
。
=
198m
V
(9-
47)
7t
7T
开关电容器负载比恒流源负载提供的阻尼要稍大一些
。
对于相同的
PDN,
测量的峰-
峰值为
201mV
。
图
9-39
所示为位序列
，
它用于揭示脉冲
、
阶跃和抗冲击响应
，
并且容易在一次仿真中
比较它们
。
抗冲击是由丢失脉冲揭示的
，
这与脉冲响应类似但相反
。
AD
(A)
f
s
(
4
)
爆 状
<
解
ADS
(
V
)
烬
出
雀
回
sNad
ADS1.04
9
i
i
—
i
一
5
之
a
高了"
44556677889
。
5
。
5
。
5
。
5
。
5
。
m4
Time=5.565ns
Die=0.971
时间
(
ns
)
m2
Time=42.33
ns
Die=0.945
Min
m3
Time=82.00ns
Die=
1.024
Max
)
出
硼
女 均
图
9-39
单个时钟边缘脉冲
、
稳态脉冲序列和一个失去时钟边缘的组合
。
顶部
：
进入开关电
容器负载的位格式
。
中间
：
从印制板级
PDN,
流入片上
PDN
和
BGA
球的电流
。
底
部
：
芯片焊盘上的电压噪声
第
9
章瞬时电流和
PDN
电压噪声
353
在抗冲击之前
，
PDN
电流已经被设置为恒定的
L55A
。
若突然有丢失的时钟边缘
，
芯
片不能消耗已经从封装电感流入的电流
。
由电荷无处可去
，
所以它对片上电容进行充电,
充电量与原来脉冲响应消耗的相等
。
结果是片上电容电压有尖刺和
PDN
阻尼正弦振铃,
这几乎与脉冲响应相反
。
这个仿真给出了一个提示
：
时钟吞咽对于
PDN
噪声是很危险的
。
如图
9-40
所示
，
如果取相同的电路
，
时钟频率加倍
，
则从
1GHz
到
2GHz
会发生什
么
？
L1
的
RLC
参数进行自动调整
，
使所有的时钟边缘消耗电荷都发生在较短的时钟周期
内
。
这意味着电流脉冲是较高的
，
而且较窄的
。
由于电容负载是相同的
，
所以时钟边缘电
流脉冲消耗相同的电荷
，
但是它发生了二次
，
所以动态电流加倍
。
O
0
5
0
5
L
O.
6
-O.
)
拉 在 案
位
N
「
60
5
I
5
'
50
45
I
40
•
35
\
7
*
间
时
'
25
'
20
I
15
I
O
1
!
5
10
卢
A
O
8
6
4
2
0
-2
( V )
( V )
耀秘
密回
与
N d d
,I
60
5
I
5
二
I
45
I,
40
I
5
3
\
7
I,
30
ns
I
/
(
X
:
间
('
5
时
2
装
I
5
1
1
(
>
)
日
秘
土 柜
2
0
8
6
4
2
0
0
9
9
9
9
L
L
a
o.
0.
0.
0
5
10
15
20
25
30
35
40
45
50
55
60
时间
（
ns
）
m2
Time=22.62ns
Die=0.894
Min
m4
Time=2.703ns
Die=0.968
m3
Time=41.00ns
Die=1.014
Max
图
9-40
相同的开关电容器负载
，
但是二倍于时钟频率
。
由于电流脉冲是较高和较窄的
，
所
以每个脉冲消耗的电荷是相同的
，
脉冲响应也是相同的
。
动态电流加倍
，
因为在相
同的时间内有两倍的脉冲数量
脉冲和抗冲击波形没有改变
，
因为它们有相同的电荷
，
所以它们与
1GHz
时钟有相同
的下垂和尖刺
。
可是因为动态电流加倍
，
所以阶跃响应加倍
。
预期的阶跃响应下垂是
：
354
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
V
s
tep
=
Istep
X
Zo
=
3.
10A
X
32m
。
=
98mV
(9-
48)
测量的下垂是
(
1.
000-0.
894)V=106mV,
因为时钟边缘噪声是叠加在阶跃响应上面
。
9.
19
高级主题
：
实际
CMOS
场合应用时钟门控
、
时钟吞咽和电源选通
前面的几个图形显示了时钟门控的影响
。
大约在
2ns
开始仿真
，
我们看到单个时钟脉
冲对
PDN
有影响
。
它对时钟边缘噪声有相同的脉冲响应
。
当时钟突然门控时
，
我们看到阶跃响应标记显示大约为
20ns
。
PDN
电压近似下垂到的
电压
一一
瞬时电流乘以
PDN
的
Bandini
山特性阻抗之积
。
这不是
PDN
阻抗峰值的特性阻
抗是否满足目标阻抗的问题
，
而是
PDN
的特性阻抗高于目标阻抗的二倍因子的问题
。
当
时钟受门控时
，
会经受二倍电压容差的电压下垂
。
提示
特性阻抗满足目标阻抗的
PDN
是能够承受全瞬时电流阶跃的
。
当时钟突然受到
门控
，
PDN
停留在电压容差之内
。
特性阻抗实质上超过了目标阻抗的
PDN
设
计
，
这时使用这些瞬时波形会有麻烦
。
谐振响应被时钟门控以重复的方式进行仿真
，
这种方式仿真
PDN
谐振峰至最大范围
。
PDN
电压响应的行为是好的
，
只要
q
因子不超过
L
6,
PDN
具有单个阻抗峰
。
脉冲吞咽是时钟门控的一种形式
，
已经成为普通的方法来管理过电流和过热的场合
。
这个抗冲击响应的最简单的例子显示在大约
40ns
时
。
若一个时钟脉冲被时钟门控吞咽
，
这
对
PDN
是具有十分扰乱性的
。
图
9-41
所示为时钟门控半频率和全频率的例子
。
在大约
10ns
时是
100%
的门控
，
在大
约
50ns
时每隔开一个脉冲吞咽一个
，
切割成为半频率
，
在
100ns
时又回到全频率
。
ADS
O
0
10
20
30
40
50
60
70
80
90
100
110
120
130
140
150
160
时间
(
ns
)
图
9-41
时钟频率被调制的波形
，
这依靠时钟吞咽技术
。
首先是全频率
，
然后是半频率
，
再
(
<
)
式
赛
V
标
(
4
)
修
安
去
回
gNad
然后又是全频率
。
调制时钟频率就是调制动态电流
，
我们看到了片上
PDN
电压的
部分阶跃响应