PDN设计之电源完整性 (史密斯).pdf - 第312页
296 PD N 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 图 8-55 芯片 反 面 上 的 封 装 上 的 去 耦电 容 器 提 示 即使 附 加元件 的 价 格 会使 总 系统 价 格更 低 ， 当 采购 中介为 降 低元件价 格 而 分 级 时 ， 决 定 采购 是困 难的 。 这 就是 设计 工 程 师应 该 更多地 参与 采购 决 定 的 原 因 。 一 般而言 ， 因 为 封 装衬 底比 印…
第
8
章
PDN
生态学
295
VRM
电感
=
3nH
、
VRM
电阻
=
lmC
。
大容量电容器
：
200nF
、
大容量电容器
ESL
：
5nH
、
大容量电容器
ESR
：
5m
。
、
数量
：
l
o
高达
0.
2GHz
。
估算电容器数量需要使用前面的
3
个条件
：
W1
>
2
汽
fmax
lim
义
二一
ESL
cap
=
2
冗义
0.
2
X
5
=
125
■
Ztarget
0.
005
、
ESRcap
_
0.
5
_
小
>
=
0025
=
200
(8-108)
(8-109)
%
＞舞=崎
=
1
。
。
⑻
110)
这里指出
：
使用
100
个每个为
0
・
5
。
的受控
ESR
电容器
，
我们能得到可接受的低阻抗
曲线
。
图
8-54
所示为两种情况的阻抗曲线
，
一种是传统的
lOOXIOpiF
个电容器
，
另一
种是
100
X
10
m
F,
每个为
0
・
5
。
的受控
ESR
电容器
。
虽然使用受控
ESR
电容器设计
PDN
会比传统的使用
FDTIM
选择的
ESR
电容
器更为简单
，
但它的价格更高
，当前的受
控
ESR
电容器的价格是传统电容器价格的
5
倍
。
物主的集成总价格
(
TCOO)
是低于
额外费用的
，
因为有时装配价格支配电容
器价格
，
装配价格是相同的
。
频率
(Hz)
图
8-54
传统和受控
ESR
电容器的阻抗曲线
提示
选择受控
ESR
电容器有更简单的过程
，
可考虑将它们作为设计
PDN
的一种选
择
。
它们使设计混乱的机会要少一些
。
如果它们的
TCOO
能减小到可接受的水
平
，
则它们能成为鲁棒性设计中切实可行的选择
。
8.
23
封装上的去耦电容器
鲁棒性和性价比
PDN
的另外一种技术(特别对低目标阻抗)
，
是附加封装上去耦
(OPD)
电容器
。
对于实现最低目标阻抗的器件和高端芯片
，
这种技术是典型的
。
图
8
-
55
所
示为具有
OPD
电容器封装的几个例子
。
OPD
电容具有多层封装
。
因为在真正的封装上
，
这种做法是比具有较好特性在印制板
上和封装底层制作更加昂贵
。
OPD
电容器典型结构是交叉指结构
，
具有较低的安装电感
。
当然这个结构仅是半导体供应商可用
。
作为半导体供应商的消费者
，
我们应该常要求使用
OPD
电容器
。
它们会降低对印制板
设计的要求
，
并且能在更低的目标阻抗下进行设计
。
可是
，
遇到的问题是昂贵的半导体器
件价格
。
296
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
图
8-55
芯片反面上的封装上的去耦电容器
提示
即使附加元件的价格会使总系统价格更低
，
当采购中介为降低元件价格而分级
时
，
决定采购是困难的
。
这就是设计工程师应该更多地参与采购决定的原因
。
一般而言
，
因为封装衬底比印制板使用更好的设计规则以适应芯片贴装和高密度的路
线
，
我们能使用有较好安装特性的交叉指电容器
。
它们一般具有最低的安装电感
，
数量级
在
0.2nH
或更小
。
此外
，
在这些结构中附加受控
ESR
电容器的价格增加较小
，
并更容易
给出解释
。
一个简单的例子可说明这种
OPD
电源电容器
。
在这种情况下
，
片上电容是
400nF,
是
芯片贴装侧总封装引线电感的
10%,
留下
90%
的总芯片-印制板电感给封装到印制板侧
。
总的芯片-印制板安装电感是
50pH
o
Bandini
山的指标是
：
Zo[
。
]
=
0.
05nH
C
qdc
[nF]
400nF
=11
mil
,Bandini
[MH
z
]
=
159
159
，
C°Dc[nF]
X
Lpackage[nH]
，
400nF
X
0.
05nH
=
35MHz
(8-111)
(8-112)
q
因子
=
鼠
、
X
y
C
odc
[nF
]
X
L
pac
ka
g
e
[nH]
=
X
7400
X
0.
05
=
18
(8-
113)
0«
Z
j
0
Zpeak
=
q
因子
X
Zo
=
LpackfH1
=
舞
=
200m
。
(8-114)
U.
Zo
(J.
Zo
大的
q
因子表示
：
其他源的阻尼比片上电阻更为重要
，
这样可以得到比较低的峰值阻
抗
。
条件就是受控
ESR
电容器具有大的影响
。
对于
limn
的特性阻抗
，
实际上可得到的最低目标阻抗大约为
20m
。
。
假设安装电感为
0.5nH,
使用条件
1,
对于印制板上的
MLCC
电容器
，
所需的最小数量是
：
n\
>
27t/max_iim
义
J
—
ESL
cap
=
2
k
X
0.
2
X
不幻
X
0.
5
=
32
(8-
115)
,target
v.
UZ
图
8-56
所示为
OPD
电容器的等效电路
，
它分裂成芯片贴装电感和封装贴装电感
。
第
8
章
PDN
生态学
297
图
8-56
包含片上电容
、
OPD
电容器
、
芯片贴装和封装贴装电感的等效电路
。
电路最右边的
电阻器有很高的数值
，
以满足仿真器直流通路的需求
在效果上
，
封装-印制板电感短路任何对
OPD
电容器并联的阻抗
。
如果所有
OPD
电容
器的等效并联电感稍微大于
0.
045nH
的封装-印制板电感
，
那么
OPD
电容器对于芯片焊盘
阻抗有少许的影响
。
可是
，
当
OPD
电容器的并联组合与封装-印制板电感可比较或较小时
，
OPD
电容器使
Bandini
山分裂成两个峰
。
对于有效的
OPD
设计和选择
，
这是第一重要的准则
。
在这种情况下
，
较高频率的
Bandini
山谐振是由片上电容和
OPD
电容器的等效电感并
联后与封装-印制板安装电感并联后产生的
。
OPD
与封装-印制板安装电感的并联电感总是小于封装-印制板的安装电感
。
这会有两
个结果
：
第一是峰值频率移动到较高的频率
，
第二是修正的
Bandini
山特性阻抗由于这个
峰而下降
。
这有助于阻抗峰高度的下降
［
⑼
。
较低频率的峰是由于
OPD
电容和封装-印制板电感串联
OPD
电感后的并联组合产生
的
。
只要
OPD
电容比片上电容大很多
，
这个较低频率的峰总在低频
，
并且比没有
OPD
的
Bandini
山有更低的特性阻抗
。
图
8-57
所示为从芯片焊盘看到的阻抗
，
包括有和没有
10
个
OPD
电容器
，
每个有
0.2nH
的安装电感和
10pF
的电容
。
它们的并联电感是
20pH,
大约为封装-印制板回路电
感的一半
。
这说明两个重要的影响都附加在
OPD
电容器上
。
图
8-57
从芯片焊盘看到的阻抗曲线
，
它包括有和没有
OPD
电容器
，
封装连接到短路印制
板
。
在这个例子中
，
加入
10
个
OPD,
并联电感大约是封装-印制板电感的一半
正如任何单一容量的电容器附加于电路会存在并联谐振一样
，
我们能根据最低峰值阻