PDN设计之电源完整性 (史密斯).pdf - 第288页
272 PD N 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 提 示 如果 PDN 仅 由腔 体 、 VRM 和 大容 量电 容 器 组 成 ， 没有 额 外 的 MLCC 电 容 器, 则从 芯片看 向 Bandi ni 山时 ， 对 任何合 理的 产品 绝 对是灾 难 。 不 额 外 加入去 耦电 容 器 ， 1 〜 10 。 的 峰 值 高 度已 足 够 低 ， 这 可允 许系统 工 作 在某 些 测…
第
8
章
PDN
生态学
271
/Bandini
CMH
z
]
=
__________
159
，
CoDc[nF]
义
Lpackage[nH]
二
一
=
45MHz
，
50nF
义
0.
25nH
(8-67)
q
因子
=
/
X
yCbocCnF]
X
Lpa
ckage
LnH]
=
焉
X
，
因
X
0.
25
=
14
(8-68)
U.
zSO
U.
4
3
Zpeak
=
q
因子
X
Z°
=
Lp*gf
切
=
好|
=
1
。
（
8
-
69
）
0.
Zb
0.
Zb
特性阻抗为
71m
。
，
在非常好的情况下
，
所有的阻抗峰低于
71m
。
是不可能的
。
实际上,
工程上使峰值阻抗低于二倍特性阻抗即可
。
这意味着
：
在最好的条件下
，
能达到
150
mQ
的
目标阻抗是可能的
。
在这个例子中
，
印制板元件的组成如
下所示
。
腔体厚度
：
lOmil.
腔体的
Dk
：
4.3
、
腔体尺寸
：
5inX5in
、
腔体电容
：
2.
4nF
、
从中心探测
。
VRM
电感
：
10nH
、
VRM
电阻
：
1m
。
。
一个大容量去耦电容器的参数是
，
大
容量电容器的容量
：
IOO
r
F
、
每个大容量
电容器的安装电感
：
5nH
、
每个大容量电
容器的
ESR
：
5m
。
。
图
8-
29
所示为印制板被短路时的
Bandini
山阻抗和由此得到的从芯片焊盘看
到的具有
VRM
、
大容量电容器和腔体的
阻抗曲线
。
正如预期的那样
，
当印制板用
1
。
短
.
路时
，
Bandini
山峰值阻抗发生在
45MHz
处
。
印制板加入元件到
PDN
系统后
，
在
10MHz
处留下了巨大的
Bandini
山作为
1E4
1E5
1E6
1E7
1E8
1E9
1E10
频率
（
Hz
）
图
8-29
印制板级的电路模型和由此得到的从芯片
焊盘看的封装加入了短路印制板
，
印制板
具有
VRM
、
大容量电容器和腔体的阻抗曲
线
。
模型
（
顶部
）
包含
VRM
、
大容量电容
器
、
腔体电容
、
封装引线电感和片上电容
PDN
中占优势的特性
。
电路模型表示
VRM
是与大容量电容器并联的
，
ODC
是与封装引线电感和
VRM/
大容
量电容器串联组合后并联的
。
这强调了电路元件的组合是如何对峰值阻抗做贡献的
。
当封装芯片附加到印制板系统后
，
我们估算的峰值阻抗为
：
这个值接近仿真的峰值阻抗
9.
60
。
，
这是非常高的阻抗
。
Zpeak
=
q
因子
X
=
X
iSoK
(
L
vrm
1
Lbuik
+
Lpkg
)
\
CoDC
+
Ccavity
)
_
1
x
Im
。
||
5m
。
+
5m
。
1^4nH
+
0.
25nH
10
+
5
=
ion
(8-70)
50
+
9.
76nF
j
272
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
提示
如果
PDN
仅由腔体
、
VRM
和大容量电容器组成
，
没有额外的
MLCC
电容器,
则从芯片看向
Bandini
山时
，
对任何合理的产品绝对是灾难
。
不额外加入去耦电容器
，
1
〜
10
。
的峰值高度已足够低
，
这可允许系统工作在某些测试
条件下
。
如果由测试码产生的瞬时电流频率分量远离
Bandini山
，
或微码产生非常小的电
流幅度
，
则瞬时电流通过
PDN
阻抗产生的电压噪声不会有任何可观察到的失效
。
对于测
试
，
这个产品可以
“
工作
”
。
这就是产品在印制板上去除
MLCC
去耦电容器后仍旧可以工作的原因
。
特定测试条件
下的
“
工作
”
是不需要测量产品在所有使用条件下的鲁棒性的
。
考虑已封装的芯片
，
减小印制板调试阶段峰值阻抗的仅有方法是减小大容量电容器的
安装电感
，
或者增加它的
ESR
。
较大的大容量电容对
Bandini
山没有影响
，
因为这个电容
与它无关
，
大容量电容器的电感才与它有关
。
我们一般完成是靠减小大容量电容器两端用于短路的电感
，
或者增加印制板面的串联
电感来这两个目标的
。
可在印制板上加入
MLCC
电容器
，
这是它们的主要目的
。
提示
在没有加入
MLCC
电容器的例子中
，
PDN
的峰值阻抗是
10
。
。
工程上使这个峰
低于
0
・
15
。
应该是可能的
。
结果是增加了鲁棒性
。
这个挑战是如何做到的
。
当
Bandini
山的固有
q
因子较低时
，
在芯片上已经有了相当大的阻尼
，
加入印制板面
上的电容器的阻尼电阻一般没有影响
。
当
Bandini
山的固有
q
因子较高时
，
片上相互连接的阻尼很小
，
印制板的阻尼才非常
有效
。
选择电容器的数量和容量来降低
Bandini
山
，
就代表了这两种策略
。
提示
这就是面向加入的
MLCC
电容器
，
进一步看小
PDN
阻抗的原因
。
附加
MLCC
去耦
电容器的主要作用是为了降低大的
Bandini
山峰值
，
这是通过附加短路
VRM
和大
容量电容器的小电感来实现的
。
在某些情况下
，
MLCC
电容器提供额外的串联阻
尼电阻
。
电容器的容量也必须选择
，
以使其他并联谐振峰低到可接受的程度
。
加入
MLCC
电容器的
PDN
生态学包括
VRM
、
大容量电容器封装和片上电容
。
在这个
系统中我们安置了
MLCC
去耦电容器
。
问题是
：
“
使用什么样的策略来选择
MLCC
电容器
的容量
，
使整个阻抗曲线低于目标阻抗的数量应是多少
？
”
8.
14
峰值阻抗的基本限制
印制板上加入
MLCC
电容器的目标是使阻抗峰值减小到可接受的水平
，
这是从芯片焊
盘看出去的阻抗
。
可接受的峰值高度依赖于可接受的风险
。
在最具鲁棒性的系统中所有的
峰都低于目标阻抗
，
但是价格较高
。
在鲁棒性和低价格之间合理的平衡是保持
Bandini
山
的峰值大约在三倍目标阻抗之内
，
所有其他的峰低于目标阻抗
。
第
8
章
PDN
生态学
273
PDN
设计中一个重要的工程问题是
：
为减小峰值高度
，
在印制板面能做什么
？
总是有
片上去耦电容和封装引线电感存在
，
但这些常常是印制板设计者控制不了的
。
封装芯片设
置了
Bandini
山峰值阻抗能够做到如何低的最终限制
。
每平方英寸都覆盖了
“
完美
”
的具有非常低安装电感的去耦电容器
，
这看起来似乎是最
好的情况
，
腔体阻抗接近
0
。
对于
PDN
来说
，
这是真正是最好的解吗
？
惊讶吗
？
回答是不
。
如果印制板是理想短路
，
则腔体的等效电感会是
OnH,
但它是与
封装引线电感串联的
，
从芯片焊盘看到的仍旧是
Bandini
山
。
在这个特定的例子中
，
q
因子为
14,
这是相当高的
。
我们能由印制板面的元件提供的
阻尼来减小峰值阻抗
。
提示
让印制板具有最低可能的阻抗不是降低
PDN
阻抗曲线上所有峰的最好的目标
。
如果理想短路的情况下不能降低
Bandini
山
，
则如何在印制板上改善超过理想短路的
阻抗曲线呢
？
在任何高
q
因子的并联谐振电路中
，
得到较低峰值的原理就是答案
。
如果
q
因子大于
3,
且不能减小峰值引线电感
，
则减小峰值高度的最有效方法是在印制板面上串
联电阻元件来附加更多的阻尼
。
印制板的最佳阻抗曲线不是理想短路
，
但是看上去的电特性却如同电阻器
。
这意味着
从封装焊盘看向腔体
，
在
Bandini
山频率范围(大约是
1
〜
200MHz)
内
，
应该有平坦的阻抗
曲线
。
这实际上是对目标阻抗在
100m
。
范围内的
PDN
有效
，
但是对目标阻抗低于
10m
。
范围的阻抗无效
。
10m
。
和更低范围的
PDN,
需要封装电容器来扩展平坦阻抗到更高的频
率以解决
Bandini
山的阻尼
。
提示
一种有效降低
Bandini
山峰值阻抗的方法(尤其是高
q
因子的系统)
，
是让印制板
在
1
〜
200MHz
的
Bandini
山峰值阻抗频率范围内
，
看上去像一个电阻器
。
当封装芯片占附在印制板上时
，
Bandini
山的峰值阻抗可近似为
：
Zpeak
=
q
因子
XZo
=
-
±2
X(Z
o
)
2
=
p
-
X
(8-71)
Rbrd
+
ESR
Kbrd
+
ESR
C
qdc
这是违反直觉的
，
串联电阻越高
，
峰值阻抗越低
。
这是因为串联电阻是一个阻尼电
阻
，
串联电阻越高
，
阻尼越大
。
只要
Q
因子大于等于
2
就保持这个关系
。
当
q
因子等于
1
时
，
误差大约为
40%
。
当串联电阻大于目标阻抗时
，
在频率低于峰值阻抗频率时
，
PDN
阻抗高于目标阻抗
。
比目标阻抗有较高的串联电阻是达不到预期目的的
。
为印制板选择的最佳电阻是等于目标阻抗
。
较低的值意味着没有那么大的阻尼
，
结果
是产生较高的峰值阻抗
。
比目标阻抗有较高的值意味着
PDN
阻抗高于目标阻抗
。
提示
阻尼
Bandini
山的最佳印制板面的电阻是等于目标阻抗
。