PDN设计之电源完整性 (史密斯).pdf - 第377页
第 9 章 瞬 时 电 流 和 PDN 电 压噪 声 361 尼 。 我 们 能 使 用 开 关 电 容 器 负载 探 索 很多有 侵 略 条 件 的 PDN 响 应 ， 如时 钟门 控 、 时 钟 吞 咽 、 频率管理 和 电 源 门 控 。 9 . 虽 然恶 劣 波是 一个 有 兴 趣的现象 ， 但 它 们 的 可 能 性 非 常 低 。 若 有控 制 平坦 的阻 抗曲 线 ， 或 至 少有 低 q 因子 的 峰 ， 则 恶 劣 波…
360
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
提示
这意味着
：
电源门控开关的
RC
时间常数要比电抗
PDN
的时间常数大得多
。
电源门控的时间常数
表
9-6
所示为与电源门开关电阻和有时开电容关联的
，
且由计算得到的电抗
PDN
时间
常数和电阻
RC
时间常数
。
表
9-6
用于估算对
PDN
其余部分匹配时间常数的电源门控开关的串联电阻的电子表格中的元素
电感
50
pH
电容
50
nF
电抗时间常数
（
LC
的平方根
）
1.58
ns
R
0.
001
0.
003
0.01
0.
032
0.
1
0.3
1
n
电阻时间常数
（
RC
）
0.
025
0.
075
0.
25
0.
8
2.5
7.5
25
ns
通常
，
电抗性
PDN
的时间常数被印制板
、
封装电感和片上电容来设置
。
这样电源门
控电路的设计就成为如何足够缓慢涌入电流的事情了
，
所以常开边的
PDN
开关电压停留
容差之内
。
图
9-45
所示的曲线和表
9-6
给我们的建议
：
应该使
RC
时间常数至少要
20
倍电
抗
PDN
的时间常数
。
在这个例子中
，
我们靠电阻来管理涌入电流
。
其他可能的方法包括
打开通过时间间隔的小开关序列
，
以得到最佳性能
。
9.21
总结
-
1
.
目标阻抗是
PDN
最重要的设计指标
。
为了更好建立目标阻抗
，
它需要关于瞬时电
流的大量知识
，
我们能在价格和性能之间进行最好的折中
。
2
.
当要得到准确的由
PDN
拉出的瞬时电流是不可能时
，
作为一种粗略的近似
，
使用
等于最大电流一半的值是一个合理的起点
。
3
.PDN
拉出的电流是由消耗在每个时钟边缘的电流脉冲
（
电荷
）
组成的
。
我们看到了
PDN
电压在芯片电源电压上对这些电流脉冲的响应
，
但是这通常在印制板层面被片上电容
和封装引线电感滤除成为较缓慢上升边缘的瞬时电流
。
4
.
芯片上的电压噪声不是被
Ldz
/
山
驱动的
，
而是被片上去耦电容的电压下垂所驱动
。
产生的
V/L
驱动通过
PDN
电感部分的由/山
。
大的
di
/8
与低的电感关联是好事情
，
因为
它可恢复片上电容耗尽的电荷
，
减小
PDN
噪声的持续时间
。
5
.
3
种电流波形证明了规定情况下基本的
PDN
噪声曲线
：
单一时钟边缘噪声
、
阶跃响
应和周期性谐振响应
。
我们使用简单的
PDN
模型预测了
PDN
响应对这些
3
种电流负载的
特性
。
6
.
控制有裕度或合理鲁棒性
PDN
的重要条件是保持任何峰的特性阻抗低于目标阻抗
。
这保证阶跃瞬时电流的电压响应永远不会超过
PDN
的容差指标
。
7
.
对于充分鲁棒性
，
峰值阻抗应该不超过目标阻抗
。
为了有裕度的鲁棒性和高性价比
的
PDN,
特性阻抗应该不超过目标阻抗
。
8
.使用开关电容器负载模型好于恒流源
。
它拉出的电流正比于
PDN
电压和提供的阻
第
9
章
瞬时电流和
PDN
电压噪声
361
尼
。
我们能使用开关电容器负载探索很多有侵略条件的
PDN
响应
，
如时钟门控
、
时钟吞
咽
、
频率管理和电源门控
。
9
.
虽然恶劣波是一个有兴趣的现象
，
但它们的可能性非常低
。
若有控制平坦的阻抗曲
线
，
或至少有低
q
因子的峰
，
则恶劣波是建立不起来的
。
它们仅在对
PDN
要求有极端高可
靠性时需要考虑
。
10
.
电源节省技术(如时钟频率调制
，
吞咽时钟脉冲和片上门控区域)
，
通过增加瞬时
电流
，
对
PDN
施加压力
。
由这些技术提供的较低功率消耗
，
需要较低的
PDN
阻抗
。
它们
要么来自价格昂贵的
PDN
设计
，
要么有
PDN
噪声超过容差要求的较高风险
。
参考文献
[1]
L.
D.
Smith,
''Decoupling
capacitor
calculations
fbr
CMOS
circuits,
M
in
Proceedings
of
1994
IEEE
Electrical
Performance
of
Electronic
Packaging,
1994,
pp.
101-105.
[2]
L.
D.
Smith,
R.
E.
Anderson,
D.
W
Forehand,
T.
J.
Pelc,
and
T.
Roy,
“
Power
distribution
system
design
methodology
and
capacitor
selection
for
modem
CMOS
technology,
M
IEEE
Trans.
Adv.
Package
vol.
22,
no.
3,
pp.
284-291,
1999.
[3]
L.
Smith,
S.
Sun,
P
Boyle,
and
B.
Krsnik,
“
System
power
distribution
net
work
theory
and
performance
with
various
noise
current
stimuli
including
impacts
on
chip
level
timing,
M
in
Custom
Integrated
Circuits
Conference,
2009.
CICC
'09.
IEEE,
2009,
pp.
621-628.
[4]
S.
Sun,
A.
Corp,
L.
D.
Smith,
and
P.
Boyle,
u
On-Chip
PDN
Noise
Characterization
and
Modeling,in
Santa
Clara,
CA,
DesignCon,
2010,
no.
408,
pp.
1-21.
[5]
L.
Smith,
“
System
Power
Integrity,in
Santa
Clara,
CA,
DesignCon,
2015.
[6]
A.
Waizman
and
C.-Y
Chee-Yee
Chung,
“
Resonant
free
power
network
design
using
extended
adaptive
voltage
positioning
(EAVP)
methodology,
M
IEEE
Trans.
Adv.
Package
vol.
24,
no.
3,
pp.
236-244,
2001.
[7]
X.
Hu,
P
Du,
and
C.-K.
Cheng,
"Exploring
the
rogue
wave
phenomenon
in
3D
power
distribution
networks/
in
Epeps,
2010,
pp.
57-60.
8
9
10
[8]
X.
Hu,
P.
Du,
J.
F.
Buckwaiter,
and
C.-K.
Cheng,
“
Modeling
and
analysis
of
power
distribution
networks
in
3-D
ICs/'
IEEE
Trans.
Very
Large
Scale
Integr.
Sy
st.,
vol.
21,
no.
2,
pp.
354-366,
Feb.
2013.
[9]
X.
Hu,
P.
Du,
S.-H.
Weng,
and
C.-K.
Cheng,
u
Worst
case
noise
prediction
with
nonzero
current
transition
times
fbr
power
grid
planning/
5
IEEE
Trans.
Very
Large
Scale
Integr.
Sy
st.,
vol.
22,
no.
3,
pp.
607-620,
Mar.
2014.
[10]
S.
Smith,
Larry
Sarmiento,
Mayra
Tretiakov,
Yuri
Sun,
Shishuang
Li,
and
Zhe
Chandra,
4<
PDN
resonance
calculator
for
chip,
package
and
board,
“
in
Santa
Clara,
CA,
DesignCon,
2012.
第
10
章
|
Chapter
10
|
PDN
设计的实用方法
在最后一章
，
通过几个特别的案例研究
，
我们把贯穿本书介绍的概念和设计原理组合
在一起
。
当然
，
每一个设计都是特制的
。
虽然瞬时电流特性的详情
、
片上电容的特征和封
装引线电感会变化
，
但设计原理和设计流程是相同的
。
我们已经介绍了物理设计如何影响电性能的基本原理
，
并把这个原理作为理解问题坚
实的基础
。
我们已经指出了
3
个最重要的瞬时电流波形
，
以仿真
PDN
上的电压噪声和影响
时域噪声特性的频域阻抗曲线特性
。
现在
，
使用实际和有效的处理
，
平衡设计折中
，
快速地得到可接受的设计
。
10.
1
重申
PDN
设计中的目标
鲁棒性和高性价比的
PDN
设计目标是控制电源分配系统
，
以最低的价格在工作条件
下
，
使芯片上的电压水平在指标之内
。
充分鲁棒性设计意味着
：
在所有可能的工作条件下
，
保持可接受的电压水平
，
并运行所
有可能的代码
，
这在航空
、
航天技术
、
生命维持和自动驾驶系统中是非常重要的
，
因为任何
故障都不允许发生
。
充分鲁棒性
PDN
是最昂贵的类型
：
较多的元件发生改变
、
较多的印制板
分层
、
较贵的材料
、
较贵的测量和仿真工具
，
以及较长的设计
、
测试
、
分析和试验时间
。
合理或有裕度的鲁棒性
PDN
意味着
：
在宽泛的工作条件范围下
，
它可满足电压指标
，
但是要接受最差情况下的失败风险
。
当然
，
“
合理鲁棒性
”
PDN
概念是一种基于可接受风
险水平的模糊术语
。
合理鲁棒性
PDN
在执行时花费较少
。
提示
每一个
PDN
是唯一的
，
有自身的特性
。
限制
、
性能
、
价格和风险目标
，
对于每
一个设计都是不同的
。
这意味着
：
我们必须分析每个
PDN,
为特殊应用找到正
确设置的折中
。
挑战在于快速和有效地探索设计空间
，
找到所有重要设计特征可接受的值
，
结果要么
是鲁棒性
，
要么高性价比的
PDN
。
一般策略涉及
3
个阶段
。
1
.
利用工程判断
、
经验规则和简单近似
，
估算以建立初次通过的设计建议
。
识别重要