PDN设计之电源完整性 (史密斯).pdf - 第329页
第 9 章 瞬 时 电 流 和 PDN 电 压噪 声 313 在 输 出 是 低 的 3 个 时 钟 周 期 ， 或 者输 出 是 高的 一个 时 钟 周 期期 间 ， 时 钟边缘电 流 用 上 升 时 钟边缘 和下 降 时 钟边缘 开 启 通过 PD N 的环路电 流 ， 这 是很明显 的 。 随着 Vdd 电 流流 过 PDN 和 封 装 引 线电 感 ， 芯片 上 Vdd 的 压 降 大 约 20mV 。 相 同 的 回 路电 流…
312
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
设置另一个输出针为常数
LOW,
这意味着
：
连接它的输出到芯片的
Vs
，
上
。
通过
450
。
的
电阻连接到这些输出针上
，
然后通过
50
。
的同轴线接到示波器输入
。
示波器对
HIGH
线的测量电压是片上
Vdd
波形的复制
，
它已经被驱动器电阻所分压,
输出是
450
。
的纯电阻和
500
的示波器端口电阻
。
我们观察同轴电缆传输的信号波形
，
这
根电缆连接信号线到示波器的地
。
示波器对
LOW
线上的测量电压是芯片上的
Ks
和同轴线连接的地之间的电压差
。
我们放置第三个输出针到快速切换键
。
它的输
出也通过
450
。
电阻器连接到同轴电缆
，
然后进入
示波器的第三个通道
。
使用
450
。
的电阻器通过
1/
O
针
，
分压到的电流为
5V/500Q=10mA
。
图
9-
9
所示为嵌入式控制器处理器的照片
，
它具有电阻
器和同轴电缆的连接
。
我们使用
Teledyne
LeCropy
为
HDO
12
位分
辨率的示波器测量电压噪声
。
这个嵌入式控制器
的时钟速率仅为
16MHz,
这由印制板上的石英晶
体决定
。
其周期为
60ns,
这与来自驱动器输出针
的信号上升时间
3ns
相比是非常长的时间
。
微码
运行微控制器保持打开针为
LOW
时需要
3
个时
钟周期
，
HIGH
为一个时钟周期
。
图
9-
10
所示为
这
3
个信号的波形
。
3
二
na.RX
REST
ANALOG
W
咕
OS
通
IGR
RE
3.3
5v
g
GH
vlh
图
9-9
嵌入式控制器
（
Arduino
微控制器
）
,
它用于测量芯片的
Vdd
和
Ks
，
使用
D
_
G
_
静态
LOW
和
HIGH
敏感线作为
1/
O
库开关
L E A R M
9
工
A R E
工
A C K
图
9-10
示波器测量的
3
个信号的轨迹
。
顶部
：
固定为
HIGH
线上的输出
。
这是
Vdd
的电压,
刻度是
100mV/
每格
，
匕^的电压为
5V
。
中间
：
固定为
LOW
线上的输出
，
这是芯
片上
Vs,
的电压
，
参考的是连接到同轴线的印制板上的地
。
刻度是
100mV/
每格
。
底
部
：
I/O
针开关
，
垂直刻度
IV/
每格
。
所有的时基是
50ns/
格
第
9
章
瞬时电流和
PDN
电压噪声
313
在输出是低的
3
个时钟周期
，
或者输出是高的一个时钟周期期间
，
时钟边缘电流用上
升时钟边缘和下降时钟边缘开启通过
PDN
的环路电流
，
这是很明显的
。
随着
Vdd
电流流过
PDN
和封装引线电感
，
芯片上
Vdd
的压降大约
20mV
。
相同的回路电流通过地的引线电感,
在
Ks
轨上产生正的电压
，
每个时钟边缘的幅度为
35mV
。
在二倍时钟频率处
，
每个时钟边缘的时钟边缘电流产生电源压缩
。
这是由于
Vdd
和
Ks
的负载电容和相当的栅极组合形成的
。
当芯片活动接近空闲状态时
，
时钟分配树中的活动
将在时钟的上升沿和下降沿上进行切换
。
当更多的门被激活
，
例如当
I/O
门闩被设置时
，
输出驱动器在时钟上升边缘被打开,
并有更多的
PDN
电流和更大的电源降落
。
输出针的上升和下降边缘的电源降落是不对称
的
，
可能是与两个时钟边缘周期在打开时逻辑激活的组合是不同的有关
，
或者这个不对称
是关系到输出网是以回路作为参考的
，
传统上这同时存在开关噪声
（
SSN
）
。
提示
虽然时钟分配网络在时钟的上升和下降边缘产生时钟边缘电流
，
逻辑开关产生
的时钟边缘电流仅发生在时钟的上升缘
。
通过芯片
PDN
或者流过
Vss
的电流的具体数值依赖于片上电容的详细信息和在每个时
钟边缘
，
那些门是打开还是关闭
。
这个例子说明
：
仅时钟边缘电流流过
PDN
。
对于通过芯
片
PDN
电源的电流
，
最重要的特性是符号
。
不管输出电容是仅以
Vss
为参考还是以
Vss
和
Vdd
作为参考
，
电流脉冲序列都是与时钟
相一致的
。
结果产生跨越一个时钟周期的平均电流
，
我们定义它为动态电流
。
它与时钟频
率和在每个周期内充放电的总芯片负载电容有关
。
流过
PDN
的动态电流是一个周期内的平均时钟边缘电流
：
T
_
每个周期的电荷
_
Qclk
_
edge
_
xa
v
r
/
q
_
i
1
dynamic
时钟周期时间
T~
Wclk
-
edge
八
/clock
<"
'
U
，
提示最终
，
作为门激活和微码运行的动态电流模型结果会产生电流曲线
，
并有助于
瞬时电流
。
9.
7
PDN
噪声的真实原因
—
—
时钟边缘电流如何驱动
PDN
噪声
当时钟边缘电流流动时
，
随着门的开启
，
它流入电容负载
，
片上电容器的电压降伴随
着每个时钟边缘事件而发生
。
PDN
电感两端产生电压
，
由通过电感器的山/位来驱动
，
外
面流入的电流补充了时钟边缘消耗的电荷
。
连续的事件容易产生混淆
，
重要的还是要理解
在
PDN
上噪声产生的真实机理
。
我们开始观察图
9-11
所示的在电容器和电感器上电流和电压的关系
。
在电容器中存储
电荷的改变与其双端电压的改变存在一种关系
。
在电感器中
，
它两端得到的电压改变和通
过它的电流改变存在一种关系
。
这些关系描述的是两个常数的瞬时联系
。
314
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
时间
+
-
图
9-11
电容器和电感器中电压和电流的关系
，
£/C
和
“
L
是强制函数
，
它引起电容器两端
电压改变和通过电感器的电流改变
存储在电容器中的电荷的改变会引起电压降还是电压降引起电容器中的电荷改变
？
流
过电感器的电流改变会引起电压降还是电感器两端的电压降引起电流改变
？
这是什么原因导致该情况的
。
正如我们常常问的那样
：
“
玻璃杯是半满的还是半空
的
？”
答案是
：
“
这取决于你做事情的角度
J
如果我们正在装玻璃杯
，
玻璃杯是半满的
。
如果
我们要清空玻璃杯
，
那么玻璃杯就是半空的
。
提示
如果电路中电容器的电荷被拉出
，
则两端的电压会改变
。
如果电路中电感两端
的电压发生改变
，
则通过它的电流就会改变
。
进入或离开电容器的电流能瞬时改变
；
即为方波形式
。
电容器两端的电压仅能够根据
流过它的电流的积分来逐渐改变
。
电容器的控制方程是
：
黑='和^
=
"
fXdE
(9-
11)
对于电感器而言
，
电压和电流的作用是相反的
。
电感两端的电压可瞬间改变
，
但通过
电感的电流只能根据其两端的电压逐渐变化
。
因此
，
控制方程如下
：
$
=
£
•和,
=
y-J
p
X
di
(9-
12)
这里
£/C
和是强制函数
，
分别引起电容器两端电压的改变和通过电感器的电流
改变
。
如图
9
-
11
所示
。
很长时间后
，
进入电容器的电流为零
，
同时电压为常数
，
然后下降为
零
。
电容器两端电压在没有电流时为常数
。
当进入电容器的电流恒定时
，
电压逐渐升高
。
如果
，
/C
是强制函数
，
电压改变
d
〃
dz
就是结果
。
很容易看到
，
构成的方程为
：
£
=
苧
=
C
祟和
=
C'
r
或者
Av
=
器
(9-
13)
在
CMOS
PDN
情况下
，
片上电容
(ODC)
不用说是在负载电路的周围
，
ODC
的电荷消
耗引起电压降
。
多个门的开关
，
从
ODC
中拉出了电荷
，
引起电压降
。
电荷在每个周期中
被消耗
，
脱离片上电容器
。
这是
PDN
噪声的根本原因
。
我们有两个电压不同的普通电容器
，
一个开关瞬时闭合
以设法使两个电容器具有相同的电压
。
一个电流脉冲(电荷)在
ODC
和负载电容之间
，
以