PDN设计之电源完整性 (史密斯).pdf - 第40页
24 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 Zmin = Rser ies = 0. 003 。 （ 2-41 ） 对 这种 取值 大 的 MLCC 电 容 器 来 说 ， 由 于 q 因子 相 对 要 大 些 ， 所 以可 预 期有尖 锐的谐 振曲 线 。 由 AVX 提 供 的阻 抗曲 线 显 示 在图 2-13 之中 。 它 被 安 装 在 印制 板 上 并 使 用通 孔 吸 附 ， L…
第
2
章
PDN
阻抗设计基本原理
23
子
；
Zmm
是串联
RLC
电路的最低阻抗
；
Zmax
是并联
RLC
电路的最大阻抗
；
R
series
是串联电
阻器的电阻值
(0);
C
是电容器的电容值
(nF)
；
L
是电感器的电感值
(
nH)
。
提示
每一个
RLC
电路都有描述其特性和性质的四个指标
。
分析任何
RLC
电路的第
一步就是计算这
4
个指标
。
例
1
有一个大的锂电容
，
它的模型是串联
RLC
电路
，
具有的典型值为:
C=
1000
10
6
nF
x
L
=
8nH
、
R
=
0.
05Q
：
SRF
=
159MHz
159MHz
vTc
，
8
X
1
。
6
=
56kHz
(2-34)
Z
。
需
=
0.
0030
(2-35)
L
C
rci
JZ.
Zo
0.
003
n
/
q
因子=页=不
N=6°6
Zmin
=
-Rseries
=
0.
05
。
(2-36)
(2-37)
在这个例子中
，
我们看到非常大的锂电容有低的
q
因子
，
可预期其有平坦的阻抗曲线
。
由
AVX
提供了类似的电容器
，
但其具有较低的
L
和较高的
SRF,
它的阻抗曲线显示在
图
2-12
中
，
可见它有非常宽和平坦的曲线
。
<
仅限典型值
图
2-12
在示例中建议的锂电容阻抗曲线
，
由
AVX
公司提供
例
2
一个典型的大
MLCC
(多层陶瓷芯片)电容器的尺寸为
1206,
使用
X5R
介质材
料
，
其参数为
C=10
r
F=10
OOOnF
、
L
=
3nH
、
R
seTies
=
0.
003n
o
SRF
=
152M
l
=
1
59MHz
=
9MHz
7EC
a
/3
X
10
4
(2-38)
Zo
=
京
=
(2-39)
nr|
2Z_
_
Zo
_
0.
017
_
:
7
9
因子=用工=丽通=
5.7
(2-40)
24
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
Zmin
=
Rseries
=
0.
003
。
（
2-41
）
对这种取值大的
MLCC
电容器来说
，
由于
q
因子相对要大些
，
所以可预期有尖锐的谐
振曲线
。
由
AVX
提供的阻抗曲线显示在图
2-13
之中
。
它被安装在印制板上并使用通孔吸
附
，
L
的值是
InH,
这比这种尺寸的电容器可实现的典型值更加具有侵略性
。
与我们早先
估计的值比较
，
AVX
计算的
SRF
稍微高一些
。
<
图
2-13
1206
10*F
MLCC
电容器的阻抗曲线
，
由
AVX
提供
，
其中
L
=
lnH
例
3
一个小值的
MLCC
电容器的尺寸为
0402,
为
X7R
介质类型
，
其参数为
。
=
InF
、
L=lnH
、
Rseries
=
0
。
160
。
SRF
=
159MHz
=
15
9MHm
=
159MHz
/LC
(2-42)
71
x
1
L
y
=
in
Z
（
）
=
(2-43)
9
因子=念=±
=
6
(2-44)
Rseries
=
0.
16C
(2-45)
对于取值小的电容器来说
，
电阻值大约是大电容器的
50
倍
，
这主要是由于有很少的并
行导体板
。
可是
，
由于有较高的特性阻抗
，
所以
q
因子的值仍旧差不多
。
<
2.9
从芯片或电路板的角度观察
PDN
术语并联或串联是指
L
和
。
元件的电路拓扑
。
它们连接的拓扑决定了谐振时阻抗是最
小还是最大
。
并联电路具有的阻抗是从并联的电感器和电容器测量得到的
，
损耗元件
（
电
阻器
）
可与并联谐振电路串联或者并联
。
当电感器和电容器是并联时
，
它常表示为
ESR
（
等
效串联电阻
）
。
串联电路具有的阻抗是测量串联的电感器和电容器的阻抗
。
提示
当
L
和
C
是并联时
，
阻抗最大
；
当
L
和
。
是串联时
，
阻抗最小
。
第
2
章
PDN
阻抗设计基本原理
25
第一步是决定电路的类型
，
预期是阻抗峰或是凹坑
，
识别电路中需要测量或仿真的地
方
。
从这个角度来说
，
我们识别
L
和
C
元件的电路拓扑
，
最后识别电阻与
L
或
C
和电源是
串联还是并联的
。
图
2-14
所示为
L
和
C
元件串联或并联
，
串联或并联电阻的
4
种组合
。
串联电
串联
/?
串联电
C
并联
R
并联电
C
并联
A
图
2-14
确定仿真源位置的
4
种不同电路拓扑
，
L
和
C
元件的组合
，
电阻阻尼项的组合
一个典型的
PDN
电路会显示出不同
，
这依赖于我们观察的角度⑹
。
从芯片端看
低阻抗印制板时
，
PDN
看上去就如同具有串联电阻的并联
LC
电路
。
当从印制板端看
芯片时
，
电路看上去就如同具有串联电阻的串联
LC
电路
。
图
2-15
说明了同一电路的
两个角度
。
封装
封装引
封装
封装引
图
2-15
从两个不同的角度观察
，
描述片上电容和封装引线电感的同一电路
。
从印制板角度
看
，
阻抗有凹坑
，
从芯片角度看
，
阻抗具有峰值
从印制板的角度看
，
通过封装看向芯片时
，
封装引线电感是与片上电容串联的
。
看向
芯片的阻抗显示为具有低阻抗凹坑的串联
RLC
电路
。
在高频端
，
阻抗随频率连续增加
，
封
装引线电感占据主导地位
。
提示这意味着我们仅能从印制板角度看到片上环境的低频阻抗
。
从印制板观点看,
芯片局部
PDN
环境的高频特性被封装引线电感和片上电容较低的阻抗所阻隔
。
从芯片的角度看向印制板平面
PDN
的其余电路
，
片上电容与封装引线电感并联
，
结
果是产生阻抗峰值
。
在高频时
，
阻抗随频率下降
，
占据统治地位的是片上电容
，
最终的限