PDN设计之电源完整性 (史密斯).pdf - 第87页
第 3 章 低 阻 抗测 量 71 100 n 80- 一 60 二 … 40 二 娼 20 3 0 5 -20- 弱 -40- 2 -60- 共 -80 二 -100- 芯片 Pl P2 测 量 同一个 焊 球 R=0. 024Q L=0.28nH C=79 .5nF 封 装 HHIIIII T V T - 图 3-45 两个 端 口 在 相 同 焊 球 对 上 测 量的 封 装阻 抗曲 线 和一个 简 单 RLC 电路的 模…
70
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
已经从测量中移除了
。
这很好
，
因为这样测量更接近于片上电容
，
但也需要详细的解释
。
我们测量了双端口的
S
参数
，
以探测配置和计算阻抗
。
图
3-44
显示了在这两种情况下
的测量阻抗
。
图
3-44
用双端口技术测量了片上
PDN
的阻抗
，
通过两个不同的焊球对连接来探测封装
在低频下
，
阻抗是由片上电容决定的
，
无论是从片上碰撞还是从封装球中测量
，
都是
一样的
。
在高频时
，
从电感和电阻结构的角度对阻抗进行解释比较复杂
。
从封装球中可以看到
，
高频阻抗与封装体和芯片的复合结构有关
。
封装平面具有较高
的电感
，
但却有较低的电阻
。
芯片具有较低的电感
，
但具有较高的电阻
，
这与芯片的电力
网有关
。
这个封装和芯片是并联的
，
因为
PDN
电流可以通过任意路径传递给电路负载和
片上电容
。
由于探测器位置的不同而使其变得更加复杂
。
这种复合结构在本质上是一种多层的三维平面互连网格
，
可以用
3D
场求解器来解释
。
然而
，
我们可以通过更细致地观察测量结果来了解得更多
。
当探测器在相同的焊球对上时
，
阻抗对封装焊球和通孔的电感和电阻是敏感的
。
DUT
到封装平面只有一个单一路径
，
而球对阻抗可能在高频测量中占据主导地位
。
当探测器在不同的焊球对时
，
阻抗对单球对的敏感度较低
，
对多层平面复合结构更敏
感
。
这两个球对从本质上来说是
DUT
的一个夹具
，
它现在从封装动力平面开始
。
正如在
3.
7
节和
3.
11
节中所演示的
，
该装置引入了测量的相位变化
。
对两个球对的端口及相对位
置进行选择对测量结果有很大的影响
。
根据阻抗曲线的形状
，
可以看到一个用于测量阻抗的简单的
RLC
电路模型
，
这并不令
人惊讶
。
图
3-45
显示了探测相同球的情况
，
RLC
模型之间的匹配
，
以及测量的阻抗
。
低频的一致性是很好的
。
对于这个封装里特定的芯片
，
这条轨道的片上电容是
79.
5nF
o
这跟图
3-41
所示的更小但物理结构不同的芯片测量到的
80.
5nF
电容很接近
。
在自谐振频率附近使用
24m
。
和
O.28nH
这两个值时
，
测量和模拟阻抗之间能得到很
好的匹配
。
在大约
100MHz
的情况下
，
测量的电感随频率降低
。
这表明
，
简单的
RLC
模
型可能不足以描述封装平面的低电阻
，
从而缩短了管芯栅极的较高电阻和较低电感
。
更多的电流可能是通过芯片的低电感和高电阻产生的
。
或者可能是高频电流并没有像
在串联谐振频率时那样去寻找低阻抗电容
。
当电流通过较少的互连以找到电容时
，
它通过
较少的片上分流电阻
。
这两种效应都会导致
ESR
频率的增加
。
第
3
章低阻抗测量
71
100
n
80-
一
60
二
…
40
二
娼
20
3
0
5
-20-
弱
-40-
2
-60-
共
-80
二
-100-
芯片
Pl
P2
测量同一个焊球
R=0.024Q
L=0.28nH
C=79.5nF
封装
HHIIIII
T
V
T
-
图
3-45
两个端口在相同焊球对上测量的封装阻抗曲线和一个简单
RLC
电路的模拟阻抗进行比较
假设有一个
RLC
电路模型
，
我们从测量阻抗的虚部中计算出等效的电容和电感值
。
阻
抗的实部有关于阻抗部分的信息
。
图
3-46
显示了在每个频率点上测量阻抗的
R
、
L
和
C
值
，
以及具有最优参数的
RLC
电路的仿真结果
。
(
Hu
)
U
S
0
繇
典
芯片
Pl
P2
测量同一个焊球
(Ju
)
的
出
繇 理
(
c
)
黑 矍
挑
频率
（
Hz
）
频率
（
Hz
）
R=0.024C
Z=0.28nH
C=79.5nF
Z
o
=5OQ
TD=lps
（
夹具的
。
约为
50pH
）
I
图
3-46
在每个频率点从测量阻抗中提取出
R
、
L
和
C
值
，
并与所显示的电路参数进行比较
72
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
从测量阻抗和模拟模型中提取的电容在低频时有很好的一致性
。
然而
，
从测量中提取
的电感显示出频率的下降
。
这与随着频率下降的电感相一致
，
可能与芯片电感的分流或在
芯片网格中较短的电流路径有关
。
测量阻抗的实部显示了低频下的频率依赖性
。
这与绝缘体上的绝缘材料的介质损耗是
一
致的
。
在相同的图上绘制优化电路模型中模拟的
R
、
L
和
C
元件
，
并附加了夹具模型来表示
剩余未校正部分对探针的贡献
。
该装置被模拟为一个带有
Ips
电长度的传输线
。
这就说明
了夹具在将阻抗虚部转换为实部的过程中所产生的影响
。
在这个测量中
，
探针可以在大约
1GHz
的高频限制下为提取的电阻提供一个伪像
。
这
个例子表明
，
从
10MHz
开始的电阻增加不是由夹具伪像产生的
，
而且电感和电容对夹具
都不很敏感
。
提示
通过对夹具引入一个短的传输线模型
，
我们可以估计出提取的
R
、
L
和
C
值的
影响
，
以确定该夹具是否能够解释所观察到的特征
。
这个简单的模型包括一个短的传输线作为夹具
，
它表明
1GHz
以上的电阻特性可能是
由于微探针在负方向上移动相位而引起的
。
如果探测器的动作比校准时间短了
2ps,
那么
电阻在
1GHz
时就会下降
，
正如它在测量阻抗中表现的那样
。
这可能是由于在校准和
DUT
测量环境之间探针尖摩擦的差异造成的
。
在第二个封装测量中
，
探针接触不同的焊球
。
这消除了焊球的串联电感和进入封装电
源和接地层的初始通孔以及一些封装扩散电感和电阻
。
这是更灵敏的测量被片上电源分配
网的低电感
、
高电阻和分布式电容所分流的封装腔的方法
。
图
3-47
显示了与
RLC
电路的
模拟阻抗相比
，
在每个频率点上计算出的阻抗值
。
1E6
1E7
1E8
1E9
3E9
(
。
)
(
揖国
)
W
更
7
4
3-
图
频率
（
Hz
）
从两个不同的焊球对封装阻抗和由一个简单
RLC
电路得到的模拟阻抗进行测量