PDN设计之电源完整性 (史密斯).pdf - 第297页
第 8 章 PDN 生 态学 281 图 8-37 从 芯片 焊 盘看 到 的 两 种阻 抗曲 线的 比 较 ， 一 种 是 单个 10*F 电 容 器 ， 另一 种 是 50 个 相 同 的 10/F 电 容 器 。 具 有 50 个 MLCC 电 容 器与具 有 短路 印制 板 的 固有 Ban dini 山有 相 同 的阻 抗曲 线 50 个 MLCC 电 容 器中 ， 每 个 有 InH 的 安 装电 感 ， 它 们 的 并 联…
280
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
SRF
匹配
Bandini
峰
，
安装电感必须增加
。
但是
，
峰值高度的降低首先是与安装电感有关的
，
ESR
对峰值高度的降低最好是二阶
的电容器容量
。
一般的折中宁可使用带来较大影响的有较低电感的电容器
，
而不是使用有
较高
ESR
而较小的电容
。
降低电容器的安装电感是最重要的事情
，
它能改善去耦电容器的
有效性
［
8
，
例如
，
仿真了
InH
和
4nH
两个
ESL
的数值
，
它们具有优化的电容器容量
160nF
和
45nF
o
每个都有相同的自谐振频率
，
而且
，
较低的
MLCC
电感值
，
会产生较低的峰值阻
抗
，
正如图
8-36
所示
。
频率
（
Hz
）
频率
（
Hz
）
图
8-36
两种不同的
MLCC
结构
，
具有相同
SRF
的阻抗曲线
。
有较低电感的
MLCC
会产生
较低的峰值阻抗
再次指出
，
较低的电感是较好的
，
会产生较低的并联谐振峰值阻抗
，
尽管不总是线性
依赖关系
。
在这个例子中
，
峰值阻抗在
InH
时为
0.
84
。
，
4nH
时为
L65
。
。
提示
这个分析支持
PDN
优化的黄金规则
。
较低的安装电感总是较好的
。
作为好的习
惯
，
如果不受限制
，
那么你应该尽力降低电容器的安装电感
。
当受到限制时,
你应该执行分析
，
评估价格-性能的折中
。
较大的电容不总是较好的
，
更多的电容器也不总是较好的
。
任意增加相同容量的电容
器数量
，
不同程度地会影响两个并联谐振峰值
。
更多的
MLCC
电容器增加了总的
MLCC
容量并减小了低频并联谐振峰值高度
。
这是
好事
。
更多的
MLCC
电容器总是减小所有安装电感等效并联组合后的电感
。
这应该降低了较
高频率的并联谐振峰值高度
。
当总的等效电感与封装引线电感在同一量级时
，
进一步增加
MLCC
电容器的数量
，
这对总的串联电感影响很小
。
更多的
MLCC
电容器反而有负面影
响
，
ESR
的并联组合降低了阻尼电阻
，
但可能实际上增加了较高频率的峰值阻抗
。
图
8-37
所示为从芯片焊盘看到的阻抗曲线
，
它展示了具有单个
10/F
电容器和
50
个相
同
lOptFMLCC
电容器的两种情况
。
使用更多的电容器
，
在
700kHz
附近低频峰值戏剧性
地降低了
，
因为总电容增加了
。
第
8
章
PDN
生态学
281
图
8-37
从芯片焊盘看到的两种阻抗曲线的比较
，
一种是单个
10*F
电容器
，
另一种是
50
个
相同的
10/F
电容器
。
具有
50
个
MLCC
电容器与具有短路印制板的固有
Bandini
山有
相同的阻抗曲线
50
个
MLCC
电容器中
，
每个有
InH
的安装电感
，
它们的并联等效电感为
20pH
,
这比
250PH
的封装引线电感低得多
。
这些电容器的作用是短路大容量电容器两端
，
从芯片焊盘
看到的阻抗曲线有相同的固有
Bandini
山
。
它已被片上电容和封装引线电感所限制
。
如果一个电容器的容量已被优化
，
则
加入更多相同的电容器一般是有较高的峰
值阻抗
。
在这个高
Q
因子的例子中
，
由于
电容器
ESR
的阻尼
，
某些峰值高度会降
低
。
较多电容器并联意味着有较低的
ESR
和较小的阻尼
，
结果可能是有较高的峰值
阻抗
。
这意味着一个优化的电容器甚至比
50
个相同的优化电容器有较低的峰值高
度
，
如图
8-38
所示
。
当你只选择一种
MLCC
电容器时
，
并不是电容器越多越好
。
与选择单个优化
过的电容器相比
，
越来越多的电容器通常
会导致更高的峰值阻抗
、
更糟糕的选择
，
或者是更昂贵
。
加入更多的电容器对
Bandini
山没有影响
，
因为
图
8-38
一个优化的
MLCC
电容器和
50
个相同电容
器的影响
。
多了反而不好
8.
17
在印制板上使用
3
个不同数值的
MLCC
电容器
我们常在应用指南上面看到
，
在每个电源针上有
3
个不同容量的电容器
，
它们分别是
10
西
、
和
0.14
，
这好于使用相同容量的
3
个电容器
。
当这种推荐被提供时
，
有时为
了证明
，
以比较所有电容器都是
IO
r
F
和
3
种不同容量的阻抗曲线
，
如图
8-39
所示
。
在低频
，
3
个
lOptF
的电容器有较低的阻抗
。
在高频
，
3
个电容器有相同的
ESL,
它们
有相同的阻抗
。
中频范围的阻抗曲线稍微不同
，
对
PDN
而言哪一个较好
？
关于
3
种不同的电容器哪种好的争论有时似乎是这样
：
3
种不同容量的电容器在较高
282
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
频率时
，
在它们的自谐振频率上
，
可提供较低的阻抗
。
小容量电容器在最高频率时提供低
阻抗
。
可是
，
当我们使用实际的
ESR
值时
，
可以发现最小阻抗值与
3
个相同的电容器情况
相比
，
不是如此之低
。
相同容量电容器的争论似乎是这样
的
：
单个电容器的阻抗
，
在
SRF
时是最
低的
，
因为对于电感它是全部
。
在高频,
3
个电容器事实上是
3
个电感器
，
所以不
管它们的电容如何都是没关系的
。
较低的
阻抗总是较好的
，
单个电容器有较低的阻
抗
，
因而较好
。
电容器的容量如何挑选对
PDN
才是
真正好的
？
阅读本书到现在
，
正如我们已经看到
的
，
在一定频带内低阻抗是不重要的
。
低
的
PDN
阻抗实际上是有害的
，
如果它们
引起其他的并联阻抗峰值突然出现在没有
阻尼的区域
。
真实的性能指标是这个峰值
图
8-39
3
个电容器两种设置的阻抗曲线
，
每个有
相同的
2nH
的
ESL
。
一种设置是有相同的
IO
r
F
电容
。
另一种设置是
3
个不同的容
量
，
IO
r
H
、
I
r
H
和
0.
I
r
H
。
每个电容器
的
ESR
根据容量而调整
。
哪一个比较好
阻抗
，
并且通常具有最大的
Bandini
山峰
。
哪一个电容器的组合提供最小的
Bandini
山峰阻抗
？
为此
，
我们需要在电路仿真中包含片
上电容和封装电感
。
提示
PDN
设计中如何得到低的阻抗是不重要的
，
所关心的应是阻抗峰有多高
。
对这
个问题的回答
，
对于
“
哪一种分布是较好的
？
”
唯一答案是
，
我们是否知道哪种具
有完整
PDN
系统的组合可提供较低的峰值阻抗
。
多个电容器与封装引线电感
、
片上去耦电容器
、
VRM
和大容量电容器并联的分析是
复杂的
。
电容器之间以及所有电容器和封装引线电感之间会发生相互作用
。
提示
当印制板上加入更多的
MLCC
电容器后
，
与无
MLCC
电容器相比较时
，
来自
VRM
、
大容量电容器
、
片上电容的峰值阻抗通常会降低
。
大部分原因是
MLCC
电容器的安装电感与大容量电容器安装电感的并联降低了阻抗峰
。
这与电容器
容量的大小粗略地说是不相关的
。
不知道系统其余部分的详情
，
而指出什么样的组合较好是不可能的
。
除非仔细挑选电
容器的容量
，
但它们还没有机会优化
。
印制板上额外的电容器可以减小从芯片看到的回路电感
，
因为电感是并联的
。
这通常
降低了峰值阻抗
，
某些电容器的组合好于其他的
，
因为它们提供的阻尼不一样
，
并且与峰
的相互作用不一样
。