PDN设计之电源完整性 (史密斯).pdf - 第402页
386 PDN 设计 之 电 源完整性 ： 高速 数字 产品 的鲁 棒 和 高 效 设计 可使 PDN 阻 抗平坦 。 使 用附 加 的谐 振 环路 ， 阻 抗峰 变 得模 糊 接 近 ， 形成期望 的 平坦 阻 抗曲 线 。 当 这 个发 生 时 ， PRC 系统 水平 的电 子数据 表 变 得 作 用 不 大 ， 你 应 该 使 用电路 仿 真 来 评 估 PDN 。 提 示 不 管 PDN 其余 部 分 的 平坦度 ， 通 常 为…
第
10
章
PDN
设计的实用方法
385
在频域中
，
任何阻抗峰有
5
个重要的性能指标
，
每一个都描述在
PRC
的某一行中
。
第
55
行
，
每个峰的谐振频率
。
第
56
行
，
每个峰的峰值阻抗
。
第
57
行
，
PDN
比
：
峰值阻抗与目标阻抗之比
。
第
48
行
，
每个峰的特性阻抗
。
第
49
行
，
与每个峰相关联的
q
因子
。
利用等效的
L
、
C
和
q
因子
，
使用本章开始时总结的表达式
，
可计算这些项中的每一
个项
。
并联谐振的性质影响
3
个重要的时域电流波形
（
脉冲
、
阶跃和谐振
）
仿真的时域电压
噪声
。
第
58
行
，
单一时钟边缘
，
单一电流脉冲的时钟边缘下垂
。
在单一时钟边缘
，
存在的动
态电流脉冲引起芯片焊盘上的电压下垂
。
这个电压下垂是
“
时钟边缘下垂
”
。
它基本上与开关
电容需要的充电电荷与片上总电容值之比有关
：
clock-
edge-
droop
~
△
Qswitched-
capacitance
_
Vdd
X
Cswitching
CoDC
CoDC
(10-31)
第
59
行
，
在最大瞬时电流下
，
快阶跃瞬时电流的电压下垂
。
当全部瞬时电流的导通时
间短于谐振峰频率的周期
，
焊盘上的电压下垂比脉冲响应大得多
。
这个阶跃响应电压下垂
依赖于谐振峰的特性阻抗和阶跃瞬时电流
。
我们发现这个电压下垂为
：
step-
edgedroop
=
/transient
X
Zo
I
transient
义
J
(10-32)
第
60
行
，
谐振方波电流的峰-峰电压响应
。
第
3
个重要的瞬态响应是当方波瞬时电流
仿真被驱动在峰值谐振频率上的响应
。
这是
PDN
在一般情况下最差的电压
。
正如第
9
章所
示
，
在谐振频率下驱动
，
当电流负载有许多方波后
，
电压峰值近似等于
q
因子
。
可以发现
：
谐振频率下的一个瞬时电流方波至少加上
q
因子的周期后
，
峰值电压为
：
4
Ipk-pk
X
Zpeak
==
/transient
X
Q
因子
X
Z
。
7C
(10-33)
一般情况下
，
具有
3
个环路的
PDN
拓扑产生
3
个阻抗峰
。
这里假设
：
数量显著的电感
隔离了电容分支
。
在理想电压源到负载功率流的方向上
，
显著的水平电感产生
3
个可区分
的阻抗峰
，
它们隔开大约十倍频程
。
PDN
谐振计算器估算隔开较好的单个峰的阻抗是非常有用的
。
这
3
个可区分的频域峰
在时域上引起第一
、
第二和第三个下垂
。
第一个时域下垂是关联最高频率阻抗峰的
；
第二个下垂关联中间的频率峰
；
第三个下
垂关联最低频率峰
。
这可以发生在有显著封装电感和从
VRM
到高频印制板电容器路径有
大电感的系统中
。
下面我们从优化不好的
PDN
系统开始
，
进行一些分析
。
有关谐振
、
q
因子和瞬时电流
上升时间引入一些重要的观点
，
这是非常有用的
。
在本章的最后
，
在电源和地之间安置额外的电容分支来分解分支之间的大电感
，
这样
可优化
3
个峰的
PDN
。
本质上这是
FDTIM
（
频域目标阻抗法
）
，
这样
，
在宽的频率范围内
386
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
可使
PDN
阻抗平坦
。
使用附加的谐振环路
，
阻抗峰变得模糊接近
，
形成期望的平坦阻抗曲线
。
当这个发生
时
，
PRC
系统水平的电子数据表变得作用不大
，
你应该使用电路仿真来评估
PDN
。
提示
不管
PDN
其余部分的平坦度
，
通常为了考虑经济方面的原因
，
在片上电容和下
一个电容分支之间存在
Bandini
山
，
这样就在泵回路电感和片上电容之间设置了
一个谐振
。
PRC
电子数据表很好地指出了这个最重要的阻抗峰和它对瞬时电压
仿真的影响
。
10.
10
阻尼和
q
因子的重要性
来自
PDN
功率损耗的阻尼常是得到好的模型-硬件关联性的最困难的一部分
。
正如在第
8
章讨论的那样
，
我们能测量或者从片上晶体管层面电路的
SPICE
模型中确定片上电容
。
我们可由近似或者
3D
场求解器来估算电感
。
经过一些努力
，
利用测量谐振频率
，
我
们能估算和核定
PDN
的电感和电容元素
。
本节聚焦于损耗
、
阻尼和
g
因子
。
这是很重要
的
，
因为它决定了阻抗峰值高度
，
它简单地是特性阻抗和
q
因子的乘积
：
Zpeak
=
q
因子
X
Z
。
(10-
34)
注意
：
峰值阻抗直接正比于
q
因子
。
q
因子越大意味着峰值阻抗越高
，
这是不希望得
到的
。
通常我们寻求较低的
q
因子
，
以保持低的峰值阻抗
。
我们确定
4
个主要的阻尼源
，
如图
10-
9
所示
。
•
泄漏
•
负载损耗
•
片上电容的
ESR
•
泵回路电阻
电压调整模块
<
0
0
0
1
图
10-9
识别由
q
因子
、
泄漏
、
负载损耗和片上电容的
ESR
贡献的
4
个阻尼源的电路模型
第
10
章
PDN
设计的实用方法
387
如果这些不能提供足够的阻尼
（
q
因子太大
）
，
我们能有目的地安置与片上电容串联的
电阻来增加阻尼
，
吸收谐振功率
。
PDN
谐振计算器的第
49
〜
53
行
，
正如表
10-8
所示
，
描述了它们的
q
因子和阻尼
。
峰
1
（
Bandini
山）
是最重要的阻抗峰
，
所以聚焦在这里
。
我们一一计算
，
评估和仿真这些独
立因素对
q
因子的贡献
。
这使我们能确定和定量这个占据统治地位的
q
因子
。
这很重要,
因为当控制了整个
q
因子后
，
它帮助我们聚焦于最有效的领域
。
表
10-8
显示从
4
个不同的源
，
为
Bandini
山计算
q
因子的
PRC
电子数据表
25
类型
峰值分析
环路
1
（
峰
1
）
环路
2
（
峰
2
）
环路
3
（
峰
3
）
49
结果
q
因子
（
与贡献者组合在一起
）
2.5
2.4
4.0
50
结果
泄漏引起的
q
因子
9.
1
39 39
51
结果
负载损耗的
q
因子
5.
5
23.
3
23.
3
52
结果
片上电容的
ESR
的
q
因子
15
—
—
53
结果
环路电阻
（
排除
ODC
的
ESR
）
q
因子
24
2.9
5.
5
为了定量单独的
q
因子
，
我们必须确定损耗机制究竟是与谐振电路串联还是并联的
。
为了评估几个损耗机构的恰当的
q
因子
，
首先必须识别谐振回路
。
Bandini
山峰来自片
上电容与泵回路电感的谐振
。
谐振机制涉及一些周期内以电压形式存储在片上电容的电场
能量
。
然后
，
在另外一些周期
，
电流流动并且转移一些电场能量成为回路中的磁场能量
。
因为电流围绕这个回路流动
，
所以它是串联电路
。
损耗机制来源于电流通过串联回路的电
阻
，
我们的损耗机制中有两个属于这种
。
我们把它们分成与片上电容
ESR
有关联的芯片损耗和组成串联路径其余部分的泵回路
电阻损耗
。
回路包括铜材料电阻
、
趋肤效应损耗和片上电容的
ESR
。
以这样的形式分开,
我们能将其分为芯片损耗和封装/印制板损耗
。
当电阻性损耗项与电抗元件并联时
，
q
因子为
：
%
=
*
（
10-35
）
式中
，
心是每个来源的
q
因子
；
Zo
是回路特性阻抗
；
R
〃是损耗机制中的等效并联电阻
。
当电阻性损耗项与电抗元件串联时
，
谐振电流通过电阻流动
，
q
因子为
：
2=
含
（
10-36
）
式中
，
q
〃是每个来源的
q
因子
；
Zo
是回路特性阻抗
；
R
”
是损耗机制中的等效串联电阻
。
泄漏元件的并联电阻
（
电导
）
是与谐振电路的电容和电感并联的
。
与泄漏损耗相关的
q
因子简单地为泄漏电阻除以
Zo
。
由于泄漏电流与
PDN
电压有三次方关系
，
所以我们必须使
用规定
PDN
电压下的动态电阻
（
斜率
）
来评估
：
Zo
Crleakage
Zo
式中
，
.
是来自并联管芯上的漏电阻的
q
因子
；
Zo
是
Bandini
山的特性阻抗
；
R-kage
是片
上泄漏电阻的等效并联电阻
；
Geakage
是泄漏电阻的电导
。