PDN设计之电源完整性 (史密斯).pdf - 第341页
第 9 章瞬 时 电 流 和 PDN 电 压噪 声 325 9 .5 .0 .5 .0 5 .0 5 .0 3. Z Z L L S 0. -0. T ADS ( V ) 爆 怔 - 一 12 o • 40 • 38 ， 36 ， 34 ・ 32 ・ 30 ， 28 ， 26 ， 24 ・ 22 ns) m2 Ti me= l 1.96 ns Die =1.010 Max _________ ADS ( > ) 田 怔 北 均 2…
324
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
减小
PDN
的回路电感
，
对下垂的影响非常小
，
因为在
PDN
环路电流上升前
，
脉冲事
件已经发生
。
9.
11
PDN
对动态电流阶跃变化的响应
当芯片上电流源负载的电流幅度
Io
呈阶跃变化时
，
从芯片焊盘上观察的
PDN
电压会
响应这个具有阻尼正弦波的电压
，
这个电压具有的偏离是基于来自恒定电流的
IR
压降
的
。
这就是并联
RLC
电路的阶跃响应
。
阻尼电压正弦波响应的初始下垂是
：
Vdroop
=
Z
Q
X
Io
(9-23)
响应的其余部分是有关
LC
电路频率的阻尼正弦波和与阻尼电阻有关的
q
因子
。
如果阶跃
电流与定义目标阻抗的最大瞬时电流相同
，
那么
：
J
()
=
V
dd
><
ripple
(9-24)
/target
和
Vdroop
=
Zo
X
/o
=
Zo
X
Vdd
：
riPPle
=
米
ripple)
(9
_
2
5)
/target
/target
为了使
PDN
电压的幅度对阶跃电流(与目标阻抗是一致的)的响应小于可接受的
PDN
电压噪声水平
，
我们需要
：
Zo
<
Ztarget
(9-
26)
提示
为了保持由最大阶跃电流产生的
PDN
电压噪声在容差范围内
，
我们需要
PDN
特性阻抗的峰值小于目标阻抗
。
这对于有裕度的鲁棒性设计是重要的要求
。
如果
Bandini
山的特性阻抗高于目标阻抗
，
则最大阶跃电流负载将要求
PDN
的初始下
垂超过噪声限制
。
图
9-19
所示为简单的
PDN
阶跃响应的仿真结果
。
电流源电路负载消耗的阶跃电流为
L55A
。
阶跃电流随着时钟门的打开
、
以时钟频率的突变和缓存失效而发生
。
类似于脉冲响应
，
阶跃电流响应具有高频分量
，
引起
PDN
的阻尼正弦响应
。
谐振频
率和
q
因子的痕迹清楚可见
。
与脉冲响应相比较
，
主要的差别是峰值电压下垂和最终的电
压值
，
这个值是与引起直流
IR
压降有关的直流电流
。
上面的简单方程可给出阶跃响应的电压下垂是
：
Vstep
=
/step
X
Z
q
=
1.
55A
X
32m
。
=
49mV
(9-
27)
仿真下垂是
50mV,
误差来源于所谓的舍入误差
。
对于这个
PDN,
选择瞬时电流为
1.55A,
控制目标阻抗等于特性阻抗
。
电压下垂为
1VX5%,
这与计算目标阻抗的容差是
一致的
。
因为芯片的阶跃响应电压是瞬时电流乘以特性阻抗
，
正如在仿真中说明的那样
，
当满
足式
(
9-28)
时
，
最大电压下垂超过电压容差
，
Zo
Ztarget
(9-28)
第
9
章瞬时电流和
PDN
电压噪声
325
9
.5
.0
.5
.0
5
.0
5
.0
3.
Z
Z
L
L
S
0.
-0.
T
ADS
( V )
爆
怔
-
一
12
o
•
40
•
38
，
36
，
34
・
32
・
30
，
28
，
26
，
24
・
22
ns)
m2
Time=l
1.96
ns
Die=1.010
Max
_________
ADS
(
>
)
田
怔
北
均
2
1
0
9
8
7
6
5
4
.O
.O
.O
9
9
9
9
9
9
L
L
1
S
S
6
0.
0.
0.
m3
Time=6.888
ns
Die=0.950
Min
__________
40
I
6
I
4
I
2
图
9-19
简单的
PDN
电路对电流阶跃的响应
。
特性阻抗满足目标阻抗的
PDN
具有阶跃
响应下垂
，
这近似地与用于目标阻抗计算的电压容差相同
，
这种情况下它为
IV
的
5%
即
50mV
Bandini
山阻抗峰值特性阻抗小于目标阻抗的准则是明确地保持瞬时阶跃电流响应的电
压下垂在容差限制范围内
。
提示
阶跃电流响应是经常发生的
，
特性阻抗低于目标阻抗的条件对于有裕度或合理
鲁棒性的
PDN
是一个重要因素
。
控制小的阶跃响应下垂的唯一方法是减小谐振特性阻抗
。
若想实现这个
，
要么增加
ODC
电容
，
要么减小封装回路电感
，
因为特性阻抗是
：
Zo
=
&
(9-29)
另外一种解决方法是加入封装面上的去耦电容器
。
这会降低从
ODC
看过去的有效引
线电感
，
减小占据统治地位的
Bandini
山的特性阻抗
。
当然
，
在本质上封装面上的电容器
有非常低的安装电感
。
Zo
满足目标阻抗不是有裕量鲁棒性
PDN
仅有的准则
。
正如我们将在下一节指出的那样
，
来自谐振频率处的由最大电流调制的
PDN
噪声会
超过电压容差
，
除非峰值阻抗低于目标阻抗
。
326
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
9.
12
PDN
在谐振时对方波动态电流的响应
在第三种电流波形中
，
动态电流是在谐振频率处具有峰-峰瞬时电流的方波形式
。
方波
信号的第一个谐波激励谐振电路的峰值电压
。
我们计算基于第一个谐波的正弦波分量的峰-峰电压噪声和峰值阻抗
。
如果方波的峰-
峰电流是
/transient
,
则第一个谐波的正弦波峰-峰电流幅度
，
pk-pk
是
：
Ipk-pk
==
义
^transient
7T
(9-30)
作为
Fourier
变换的结果
，
第一个谐波的峰-峰电流是比方波的峰-峰电流大
4/
江
。
峰-
峰电压是峰-峰电流通过谐振频率时由峰值阻抗产生的
。
谐振频率的峰值阻抗是
：
Zpeak
=
q
因子
X
Zo
在谐振频率处驱动方波电流产生的峰-峰电压为
：
4
4
Vpk-pk
==
X
Ipk-pk
Zpeak
==
/transient
X
q
因子
X
Z
q
(9-31)
(9-32)
7T
7T
为了确认这个设计原理
，
我们仿真上面例子中的
PDN
谐振响应
，
使用峰-峰方波动态
电流
L
55A
作为阶跃响应
，
峰值阻抗为
100m
。
。
周期的电流阶跃总是在正方向上
，
不会随
时间而改变
。
可是
，
PDN
环路电流通过片上电容和封装引线电感
，
逐步建立
，
并随时间而
增长
。
我们预计方波负载电流的峰-峰
PDN
电压响应是
：
Vpk-pk
=
X
Ipk-pkZpeak
=
-^transient
X
Q
因子
X
Z
。
7T
7t
A
=
—
X
1.
55A
X
lOOmn
=
198mV
(9-33)
7T
图
9-20
所示为在这个
PDN
例子中的仿真谐振响应
，
它具有
1.55A
峰-峰方波动态
电流
。
每个负载电流阶跃的相位总是跟随
PDN
环路的电流
，
这是增长的
PDN
环路电流
。
注
意
：
PDN
环路电流的范围为从流出印制板的
4A
到流入印制板的一
2.
5A,
这样
，
电路负载
仅消耗
1.55A
O
这个现象在谐振电路中很常见
。
能量在电感器和电容器之间转移
，
建立的电平高于激
励电流
。
对于一些周期
，
电流流出芯片返回印制板电源系统
。
注意
：
由于谐振电路
，
单一
边的瞬时电流会引起两边的电压响应
。
这就是计算目标阻抗涉及一边瞬时电流的主要原
因
，
虽然存在两边
，
但有正和负的电压容差
。
谐振达到最大峰值的时间与
q
因子有关
。
在
q
因子为
3
的系统中
，
大概在三个周期达
到最大值
。
我们看到在脉冲响应中
，
三个周期波形后就趋于
“
死亡
”
。
q
因子是一种指示,
表示从一个周期到一个周期
，
有多少周期能彼此加强和叠加能量
。
提示
阻抗峰的
q
因子不影响阶跃响应的初始下垂
，
只有谐振峰值的特性阻抗影响阶
跃响应
。