PDN设计之电源完整性 (史密斯).pdf - 第25页
第 1 章电 源 分 配网络 工 程 9 1.5 总 结 1. PDN 是 由 从 片 上 焊 盘 到 VRM 之 间的 所有 相 互 连 接 和 它 们之 间的 所有 元件 组 成 的 。 2. PDN 的目的 是 为器件 提 供 干 净 、 低噪 声 电 压 ， 为器件 提 供 地 电 源 ， 为信号 提 供低 阻 抗回 路 并 减 轻 EMC 问题 。 3. PDN 中 容差 的 典 型 噪 声指标是 5%, 这 是基 于主 要 …
8
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
在消费品应用中
，
常常存在强有力的价格驱动
，
工程上低价格设计的高风险比可能是
较好的平衡
。
可是
，
例如在航空电子系统中
，
为了使风险比小于
1,
付出额外的费用才是
高
性价比
的解
。
在价格和风险之间
，
不同的应用有不同的平衡
。
1.4
建立
PDN
阻抗曲线
PDN
的设计目标是从
DC
到
任何电源电流的最高频率分量中
，
都设计可接受的阻抗曲
线
。
所有的
PDN
元件应该一起设计
，
以实现整个系统的阻抗曲线
。
虽然很多元件相互影
响
，
但在
PDN
设
计中规
定特性的阻抗曲线里指定一些特性作用
，
这是可能的
。
图
L8
所示
为完整
PDN
生态学
的简化
框图
。
它包含片上电容
、
可能的封装电容
、
封装
引线
电感
、
电路板通孔
、
电路板
上的电源和地平面
、
去耦电容器
、
大容量电容器和
VRM
。
PCB
平面
Ik
10k
100k
lx
lOx
lOOx
1g
频率
(Hz)
图
1-8
顶部
：
显示主要元件的简化的
PDN
生态学框图
。
底部
：
识别特定的设计如何对规定
的阻抗特性做出贡献
，
由此产生的阻抗曲线
。
水平刻度中的
“
x
”
代表
MHz
可单独作用的一些
PDN
元件使我们能优化
PDN
其他独立部分
，
只要关注一个元件的
阻抗与相互作用的另外元件的阻抗的接口就可
。
这就是为什么多数
PDN
设计与部件之间
相互作用的接口有关
。
在未来的历程中
，
我们探索构成
PDN
的元件中的每一个
，
了解它们的相互作用是如
何影响鲁棒性和高性价比的
PDN
设计的
。
最终
，
电源完整性工程是负责任地找到价格
、
风险
、
性能和研发周期之间可接受的平衡点
。
我们知道
PDN
元件的详情越多
，
就能越快
地找到可接受的解
。
第
1
章电源分配网络工程
9
1.5
总结
1.
PDN
是由从片上焊盘到
VRM
之间的所有相互连接和它们之间的所有元件组成的
。
2.
PDN
的目的是为器件提供干净
、
低噪声电压
，
为器件提供地电源
，
为信号提供低
阻抗回路并减轻
EMC
问题
。
3.
PDN
中容差的典型噪声指标是
5%,
这是基于主要噪声源
1/3
噪声
“
预算
”
的分配额
的
，
主要的噪声源是反射噪声
、
交调和
PDN
。
4.
PDN
上的电压噪声是瞬时电源电流通过
PDN
阻抗的结果
。
噪声是阻抗曲线和瞬时
电流谱组合的结果
。
5.
PDN
噪声贡献于抖动
，
典型的灵敏度是
Ips/mV
的噪声
。
这个数值随芯片设计和
器件的技术节点而变
。
6.
应用于片上焊盘的阻抗曲线是
PDN
质量和性能最重要的度量
，
其范围为
DC
到开
关信号的最高频率分量
。
7.
目标阻抗是最大阻抗的测度
，
其最差的电压噪声应该低于可接受的指标
。
8.
PDN
比是实际的
PDN
峰值阻抗与目标阻抗之比
，
它是风险的度量
。
若
PDN
比大
于
10
则是高风险设计
。
9.
刻画阻抗曲线需要优化
PDN
的单独元件和它们之间的相互作用
，
整个
PDN
系统必
须为减小峰值而优化
。
_
10.
如果你关心
PDN
设计
，
那么本书正好适合你
。
参考文献
[1]
L.
D.
Smith,
R.
E.
Anderson,
D.
W
Forehand,
T.
J.
Pelc,
and
T.
Roy,
“
Power
distribution
system
design
methodology
and
capacitor
selection
for
modem
CMOS
technology,
“
IEEE
Trans.
Adv,
Package
vol.
22,
no.
3,
pp.
284-291,
1999.
第
2
章
|
Chapter
2
|
PDN
阻抗设计基本原理
2.
1
关心阻抗的原因
最终
，
如果提供给芯片的电压在规定的范围内
，
即它是一些具有
AC
波纹的平均值,
那么这个
PDN
是可接受的
。
不幸的是
，
究竟这个电压能否保持在可接受的水平依靠的不
仅是
PDN
设计
，
还有不同芯片在系统中的行为
，
即它们执行的是什么功能和它们拉出电
流的频谱
。
在电路板的某个位置上
，
当它运行在特别的代码部分时
，
被测量的电压是可接受的
。
可是
，
这不能保证运行在其他微码时同样会产生可接受的结果
。
在芯片焊盘上测量的电压
比在印制板上的电压有更多的噪声
。
这使得接受电源分配网络的测试变得困难
。
作为初步近似
，
电压噪声是被不同芯片拉
出的电流谱产生的
，
其中它流过电源分配网络相互连接线的阻抗
。
如果我们知道由芯片拉出的最差电流
，
例如
，
基于门的使用或者仿真
，
并知道由测
量
、
仿真或计算得到的电源分配电络的阻抗
，
那么我们就能在最差情况且为实际条件下计
算出预期噪声
。
虽然我们不能产生在终端用户测试环境中被拉出的每一个电流波形
，
但基于它的阻抗
行为评估
PDN
的可接受性是可能的
。
阻抗能成为
PDN
设计可接受性的替代测度
。
提示
如果你不知道片上电源电流的特殊频谱
，
那么你可以使用
PDN
阻抗曲线作为
PDN
设计中可接受性的替代测度
.
如果阻抗是鲁棒性
PDN
质量的测度
，
那么
PDN
设计就可简化为目标阻抗值的设计
。
这使得阻抗成为
PDN
性能中最重要的设计度量
。
我们应理解阻抗的各个方面信息
，
了解
选择元件和物理设计如何影响阻抗成为
PDN
设计中重要的方面
。
我们从讨论阻抗和电容
器的阻抗特性开始这个过程
。
在一
般的电
子设计中阻抗是基本电量
，
是
PDN
设计中最为重要和基本的原理
。
2.2
频域中的阻抗
阻抗是指元件两端电压和流过它的电流之比
：