PDN设计之电源完整性 (史密斯).pdf - 第411页
第 10 章 PDN 设计的 实 用 方法 395 ( > ) « 赛 宏 矛 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 10 0 时 间 ( ns) ( a ) I M )s AD m_i dea l_CS J 10 15 20 25 30 35 40 45 50 55 60 65 70 75 80 85 90 95 10 0 时 间 ( ns ) 图 10-1 …
394
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
ADS
1.04-
1.02-
1.00-
0.98-
0.96-
0.94
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
ADS
2.2-
2.0-
1.8-
1.6-
<
1.4
超
L0
联
0.8
00
95
90
5
8
80
乃
70
5
6
60
(
4
)
堪
-tf
解
a
(
>
)
0
I
M
I
I
I
I
I
»
I
p
I
1
I
I
I
r
I
I
|
I
I
1
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
F
I
I
I
I
I
I
I
I
I
i
i
I
1
I
t
I
I
r
I
I
<
I
*
I
I
I
I
<
I
I
i
I
*
t
p
t
I
1
I
I
I
I
I
I
I
t
I
I
|
i
I
I
I
0
5
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
图
10-13
开关电容器负载在一个时钟边缘产生的仿真电流脉冲响应
。
顶部轨迹
：
从芯片拉出
动态电流脉冲时
，
仿真芯片焊盘上的电压
。
中间轨迹
：
仿真通过封装和印制板面
PDN
元件的电流
。
注意
：
滤波后的响应和很低的峰值电流
。
底部轨迹
：
从
PDN
电
路中由芯片拉出的单一边缘电流
，
电路
15ns
进入仿真
，
电流峰值为
25A
图
10-14
底部的图显示由开关电容器负载消耗的电流脉冲
。
脉冲电流曲线作为芯片电
压的函数
，
这是很明显的
。
随着芯片电压的改变
，
由于
PDN
阻抗曲线的振铃响应
，负载
电流也在改变
，
因为片上电容被充电为此时的电压曲线
，
它作为时间函数存储电荷
。
图
1614
的中间图显示泵分支的电流
，
其中
ODC
和泵回路电感起到了滤波作用
。
图
1014
显示了开关电容器负载和理想电流源负载两种波形
，
开关电容器负载电流峰值为
12A
。
轮
廓是更具阻尼的
，
因为负载损耗和
q
因子显示为
2
或更小
。
由理想电流源负载产生的峰值
第
10
章
PDN
设计的实用方法
395
(
>
)
«
赛
宏
矛
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns)
(
a
)
I
M
)s
AD
m_ideal_CSJ
10
15
20
25
30
35
40
45
50
55
60
65
70
75
80
85
90
95
100
时间
(
ns
)
图
10-14
三峰值
PDN
阶跃响应
，
它们与理想电流源和开关电容器激励的响应相比较
。
顶部
轨迹
：
在芯片焊盘上用两个不同的电流模拟通过相同的
PDN
模型的流动而激励的
电压
。
中间轨迹
：
两种不同的电流模型
，
从电路印制板通过封装进入芯片的电流流
动
。
底部
：
开关电容器负载拉出的瞬时负载电流
。
理想电流源恰是在阶跃的边缘
为
15A,
它从负载阻尼中没有获得好处
。
从振铃看到的
q
因子大约为
4
。
提示
比较清楚地指出
：
更加实际的开关电容器负载模型比假设为恒流源阶跃可提供
更大的阻尼
。
这意味着芯片焊盘上实际的电压噪声可能小于基于简单理想电流
阶跃仿真的数值
。
这是
PDN
设计中裕度的一些额外的来源
。
396
PDN
设计之电源完整性
：
高速数字产品的鲁棒和高效设计
开关电容器负载电流的最终数值会小于理想电流源值
，
因为
DC
IR
压降减小了芯片电
压
。
消耗的平均电流稍小
，
因为带有稍微小
PDN
电压的电容器负载消耗稍微小的电荷
。
顶部图形显示两种负载下的电压波形
。
正如预期的那样
，
理想电流源比开关电容器负
载产生较深的下垂
，
因为在电压减小时理想电流不会减小
，
电流波形也是如此
，
开关电容
器负载比理想电流源负载有更大的阻尼
。
PRC
中计算的
292mV
的阶跃下垂是在理想电流源消耗全瞬时电流阶跃时产生的
。
因
此
，
我们应该与仿真的理想电流源下垂
（
271mV
）
进行比较
。
假设的瞬时电流为
8A,
由
于
PDN
电压下垂
，
开关电容器负载不会产生完整的
8A
瞬时电流
。
理想电流源仿真的下垂
或多或少地小于
PRC
预测的下垂
，
因为泄漏负载拉出的电流正比于电压的三次方
。
随着
PDN
下垂
，
它消耗明显减小的电流
，
导致阶跃电流减小
。
提示
这些影响泄漏电流和芯片上电荷的瞬时电压及瞬时电流的相互作用
，
会使电子
数据表上变得太复杂
，
我们必须在电路仿真器中分析它们
。
最终
，
图
10-
15
所示为第三个重要的电流波形响应
，
即谐振响应
。
瞬时电流是正常的
9A-1A=8A,
底部图所示为电流脉冲的曲线
，
当使用开关电容器时
，
它很清楚地受到
PDN
电压的影响
。
随着谐振生长
，
脉冲曲线受到影响
。
在高电流
（
8A
）
期间
，
开关电容
器负载电流下跌
，
因为
PDN
电压下跌
。
在低电流期间
（
1A
）
,
电流峰上升
，
因为
PDN
电
压峰上升
，
泄漏电流增加
。
图
10-15
中间的图形显示了泵分支的电流
。
随着谐振的建立
，
会产生周期性的负电流,
这表示在一定的时间周期
，
电流流入和流出封装
。
片上电容的电场能量被存储和释放
，
封装
回路电感的磁场能量被存储和释放
，
二者是交替进行的
，
就如任何并联谐振回路那样
。
理想
电流源负载建立起较大的电流波形
，
因为它不像开关电容器负载那样可获得负载阻尼的好处
。
图
10
-
15
的顶部图显示芯片电压波形
。
正如预期那样
，
因为来自负载损耗的阻尼
，
所
以开关电容器负载产生较少的峰-峰噪声
。
PRC
电子数据表预测为
922mV
的峰-峰值
，
开
关电容器负载仿真的是
903mV
。
在
9A
—
1A
=
8A
的瞬时电流下
，
q
因子被应用于
PRC
计
算中
。
电子数据表上的简单估算和电路仿真具有非常好的一致性
。
无负载阻尼的理想电流
源负载产生巨大的
1.
588V
的峰-峰值
。
表
10-13
所示为所有的
PDN
指标
。
表
10
・
13
三峰值中的每一个
，
在
PRC
中的性能指标总结
25
类型
峰值分析
环路
1
（
峰
1
）
环路
2
（
峰
2
）
环路
3
（
峰
3
）
单位
54
PDN
的性能指标
— —
—
—
55
FD
结果
峰值频率
44.
1
1.
98
0.
130
MHz
56
FD
结果
峰值阻抗
91
21
34
mQ
57
FD
结果
PDN
比
（
Z
与目标阻抗之比
）
14
3.
3
5.
5
—
58
TD
结果
时钟边缘下垂
（
脉冲响应
）
45
—
—
mV
59
TD
结果
阶跃响应下垂
292
69 69
mV
6()
TD
结果
谐振响应
（
峰-峰
）
922
211
348
mV
61
DC
结果
来自
VRM
对电路的
DC
电阻
3.
1
— —
m
。
62
DC
结果
最大电流下的
DC
功率损耗
312
—
—
mW